连接构造体及其制造方法与流程

专利2025-02-27  54


本发明关于连接构造体及其制造方法。


背景技术:

1、一直以来,在制造ic芯片或led芯片等电子部件安装于布线基板的半导体装置或led装置等连接构造体的情况下,一般连续地进行如下这种一系列操作:在ic芯片或led芯片等电子部件的电极和应当接合于该电极的布线基板的对置的电极的任一个临时粘贴含有导电粒子的各向异性导电膜或导电膜,接下来进行应当连接的许多相互对置的电极的对准,进一步进行热压接处理。对于适用于这样的连接构造体的制造的各向异性导电膜或导电膜,为了对应于高密度安装(例如,电极(凸块)间间隔被设计成约10μm左右的电子部件向布线基板的安装),例如进行使用平均粒径约3至10μm的导电粒子的操作(专利文献1)。

2、近年来,对于各向异性导电膜或导电膜,要求能够对应于更高水平的高密度安装,因此,作为应当在各向异性导电膜或导电膜中使用的导电粒子,尝试使用平均粒径不到3μm的导电粒子,期待将适用于高密度安装的电子部件的电极的电极宽度或电极间间隔宽度缩小至比现有更窄。

3、在先技术文献

4、专利文献

5、专利文献1:日本特开第2003-64324号公报


技术实现思路

1、发明要解决的课题

2、可是,在通过高密度安装来制造连接构造体的情况下,为了对许多相互对置的电极连续地进行对准操作,无法避免会产生对准偏差,存在连接构造体的对置电极的邻接对置电极间最短距离会由于对置电极的对准偏差的大小而变动这一问题。例如,如图4所示,在将对置电极的电极宽度(更窄的一方的电极宽度)设为l并将电极间间隔的宽度设为s的情况下,在对置电极的对准上不存在偏差的情况下,邻接对置电极间最短距离a0与电极间间隔宽度s一致,但如果在对置电极的对准上产生偏差,则如图5所示,邻接的对置电极1a与2a之间的最短距离(邻接对置电极间最短距离)a1比a0更短。

3、如果导电粒子的平均粒径比较大而约为3至10μm,则即使在连接构造体的对置电极的对准上产生偏差的情况下,也能够预先使电极间间隔宽度比较宽,因而虽然邻接对置电极间最短距离稍微变短,但能够将邻接对置电极间最短距离保持为比导电粒子的粒径更大,即使假设在电极间间隔存在导电粒子,也不会使初始导通特性下降,而且不易增大生成短路的风险。

4、然而,如果导电粒子的平均粒径非常微细而为不到3μm,则不仅邻接对置电极间最短距离缩小至比现有更窄,电极间间隔也会缩小至比现有更窄,而且,微细的导电粒子在连接时容易从对置电极间向电极间间隔移动,因而在产生与以往相同程度的对准偏差的情况下,存在在第1电子部件1的电极1a的边缘1ae与邻接的第2电子部件2的电极2a的边缘2ae之间生成短路的风险提高这一问题。

5、本发明的目的是要解决以往的问题,提供一种连接构造体,其关于经由配置于ic芯片或led芯片等第1电子部件的电极与布线基板等第2电子部件的电极之间的导电粒子和绝缘性粘接剂来将该第1电子部件与第2电子部件连接的连接构造体,即使在为了适用于高密度安装而使用平均粒径不到3μm的导电粒子作为导电粒子的情况下,也不会使初始导通特性下降,抑制生成短路的风险。

6、用于解决课题的方案

7、本发明人等发现如下情况而完成本发明:通过将使用平均粒径不到3μm的导电粒子的连接构造体的俯视观察下的对置电极的对准偏差的偏差宽度设为导电粒子的平均粒径的10.0倍以下,能够达成本发明的目的。

8、即,本发明提供一种连接构造体,其是将第1电子部件的电极和第2电子部件的电极以相互对置的方式对准且经由配置于所对准的这些电极之间的导电粒子和绝缘性粘接剂来将该第1电子部件与第2电子部件连接的连接构造体,

9、导电粒子的平均粒径不到3μm,

10、在相互对置的电极存在对准偏差,

11、连接构造体中的对准偏差的偏差宽度是导电粒子的平均粒径的10.0倍以下。

12、另外,本发明提供一种连接构造体的制造方法,其是该连接构造体的制造方法,

13、在第1电子部件的电极与第2电子部件的电极之间,配置导电粒子和绝缘性粘接剂,从第1电子部件或第2电子部件的任一侧对导电粒子和绝缘性粘接剂进行加热加压,由此将第1电子部件与第2电子部件连接。

14、发明效果

15、本发明的连接构造体具有如下构造:将第1电子部件的电极和第2电子部件的电极以相互对置的方式对准,经由配置于所对准的这些电极之间的导电粒子和绝缘性粘接剂来将该第1电子部件与第2电子部件连接。在本发明的连接构造体中,作为导电粒子,为了对应于高密度安装,使用平均粒径不到3μm的导电粒子。因此,不仅对置电极间距离变窄,而且由于原本存在于相互对置的电极的对准偏差,邻接对置电极间最短距离也变小,会让人担忧短路的生成,但在本发明的连接构造体中,以对准偏差的偏差宽度成为导电粒子的平均粒径的10.0倍以下的方式进行调整。其结果是,在本发明的连接构造体中,虽然使用平均粒径不到3μm的导电粒子作为导电粒子,但能够抑制短路的生成。



技术特征:

1.一种连接构造体,其是将第1电子部件的电极和第2电子部件的电极以相互对置的方式对准且经由配置于所对准的这些电极之间的导电粒子和绝缘性粘接剂来将该第1电子部件与第2电子部件连接的连接构造体,其中,

2.根据权利要求1所述的连接构造体,其中,

3.根据权利要求1所述的连接构造体,其中,

4.根据权利要求1至3中的任一项所述的连接构造体,其中,

5.根据权利要求1至4中的任一项所述的连接构造体,其中,

6.根据权利要求5所述的连接构造体,其中,

7.根据权利要求1至6中的任一项所述的连接构造体,其中,

8.根据权利要求1至7中的任一项所述的连接构造体,其中,

9.根据权利要求1至8中的任一项所述的连接构造体,其中,

10.一种连接构造体的制造方法,其是权利要求1所述的连接构造体的制造方法,其中,

11.根据权利要求10所述的制造方法,其中,


技术总结
在将第1电子部件的电极和第2电子部件的电极以相互对置的方式对准且经由配置于所对准的这些电极之间的导电粒子和绝缘性粘接剂来将该第1电子部件与第2电子部件连接的连接构造体中,使用平均粒径不到3μm的导电粒子作为导电粒子,在相互对置的电极存在对准偏差,连接构造体中的对准的偏差宽度被调整成导电粒子的平均粒径的10.0倍以下。

技术研发人员:渡边伸荣,吉元隆介
受保护的技术使用者:迪睿合株式会社
技术研发日:
技术公布日:2024/11/11
转载请注明原文地址: https://tieba.8miu.com/read-11750.html

最新回复(0)