1.本发明属于电子电路技术领域，具体涉及一种芯片测试方法、系统及测试装置。
背景技术：2.芯片在高温、低温状态下的运行情况是芯片测试中必不可少的一个环节，通常是将待测芯片放置在可以控制温度的环境中，通过调整环境温度，来测试芯片的物理性能和电性能。
3.现有技术中，通常是将芯片测试系统整体放入高低温环境中，通过提前设置好的电压、信号等参数，来检测待测芯片输出的信号情况，以此判断芯片在不同温度环境下的运行状态。这种方法对芯片测试系统的硬件要求比较高，单次可测试的芯片数量相对较少，且测试电压等参数固定，如需测试不同电压，需要将芯片测试系统取出，重新设置参数后，再进行测试，步骤繁琐。
技术实现要素：4.针对现有技术中存在的问题，本发明提供一种芯片测试方法、系统及测试装置。本发明要解决的技术问题通过以下技术方案实现：本发明提供一种芯片测试方法，通过上位机程序、测试主板和测试子板实现，单个上位机程序可同时控制1～4个测试主板；单个测试主板可同时连接1～8个测试子板，单个测试子板上焊接有1～32个待测芯片；具体包括如下步骤：（1）在上位机程序界面设置测试项，包括测试通道设置、指定温度采集、电压通道、频率通道、复位测试模式设置，设置完成后，上位机程序向测试主板发送系统控制指令；（2）测试主板接收上位机程序发送的系统控制指令，并反馈应答代码；（3）上位机程序收到测试主板发送的正确码后，继续向测试主板发送测试指令；（4）测试主板接收、解析上位机程序发送的测试指令，向指定的测试子板供电，并向指定的待测芯片发送使其输出指定电压或者频率的指令；（5）待测芯片按照测试主板发送的指令，输出指定的电压信号或频率信号；（6）测试主板接收待测芯片输出的电压信号或频率信号，并将接收的电压信号或频率信号发送给上位机程序，或保存在测试主板中。
5.进一步地，所述步骤（2）中，测试主板接收上位机程序发送的系统控制指令，如接收成功，在判断接收数据帧正确并且无其余错误后，向上位机程序发送正确码；如接收失败，则向上位机程序发送错误码；当所述测试主板返回错误码或接收超时的时候，所述上位机重新发送系统控制指令，重发次数最大为3次。
6.进一步地，所述步骤（3）中的测试指令，即上位机程序设置的测试项，包括测试通道、指定温度、电压、频率和复位测试等信息。
7.进一步地，步骤（4）～步骤（6）中，所述测试主板与所述测试子板通信时，引入地址码和校验码，保证通信双方收到的数据均正确无误后，才可进行下一步操作。
8.本发明还提供一种包括上述芯片测试方法的芯片测试系统，包括上位机程序，测试主板和测试子板，所述上位机程序与所述测试主板通过导线连接，所述测试主板与所述测试子板通过导线连接。
9.进一步地，一个上位机程序可同时控制1～4个测试主板，上位机程序控制测试主板的数量，由安装上位机程序的计算机与测试主板连接的接口数量决定；一个测试主板可同时与1～8个测试子板连接；一个测试子板上最多同时焊接32颗待测芯片，每颗待测芯片都有独立的id。
10.进一步地，所述测试主板包括微控制器、存储模块、信号分选模块、供电模块、第一电源接口、第一通信接口、第二通信接口、第一信号选择接口和信号接收接口；所述测试子板包括数据选择模块、待测芯片、第二电源接口、第二信号选择接口、信号输出接口和第三通信接口。
11.所述测试主板上的供电模块，为外接电源，用于向所述测试主板和所述测试子板供电；所述供电模块通过所述微控制器分配成不同档位的电压，向所述测试子板供电；所述微控制器通过第一通信接口与上位机程序连接、通信，具体地，用于接收上位机程序发送的系统控制指令，完成测试环境配置；所述微控制器通过第一电源接口与测试子板上的第二电源接口连接，用于向测试子板上的待测芯片及数据选择模块供电；所述微控制器通过第一信号选择接口与测试子板上的第二信号接口连接，通过测试子板上的数据选择模块，确定所测试的待测芯片；所述微控制器通过第二通信接口与测试子板上的第三通信接口连接，用于将从微控制器接收的测试指令发送给待测芯片，使待测芯片输出指定电压或频率信号；所述微控制器与所述信号分选模块通过导线连接，所述信号分选模块通过所述信号接收接口与测试子板上的信号输出接口连接，用于接收测试子板上的数据选择模块输出的待测芯片的电压、频率信号，并将这些电压、频率信号存储在存储模块中，或发送给上位机程序。
12.本发明还提供一种芯片测试装置，包括上述任一项所述的芯片测试系统。
13.相较现有技术，本发明带来的有益效果在于：（1）可同时测试多颗芯片，一个测试主板最多可同时控制8个测试子板，每个测试子板上最多可焊接32颗待测芯片，当上位机程序设置完成时，可不间断测试多颗芯片，提高了芯片测试效率；此外，每颗待测芯片都有id号，如果出现报错，也能够快速准确找到问题芯片。
14.（2）测试主板与测试子板通过导线连接，测试时只需将测试子板放入高低温环境中，对测试主板的硬件要求较低，降低了生产成本。
15.（3）测试温度、电压等测试项可以通过上位机程序设置，无需人工更换测试环境，使用更便捷。
附图说明
16.图1为一种芯片测试系统的基本结构图。
17.图2为一种芯片测试系统的测试主板的基本结构图。
18.图3为一种芯片测试系统的测试子板的基本结构图。
具体实施方式
19.以下将结合具体实施例对本发明进行进一步的说明。
20.本发明旨在提供一种芯片测试方法，通过上位机程序、测试主板和测试子板实现，具体包括如下步骤：（1）在上位机程序界面设置测试项，包括测试通道设置、指定温度采集、电压通道、频率通道、复位测试模式设置，设置完成后，上位机程序向测试主板发送系统控制指令；（2）测试主板接收上位机程序发送的系统控制指令，并反馈应答代码；测试主板接收上位机程序发送的系统控制指令，如接收成功，在判断接收数据帧正确并且无其余错误后，向上位机程序发送正确码；如接收失败，则向上位机程序发送错误码；当所述测试主板返回错误码或接收超时的时候，所述上位机重新发送系统控制指令，重发次数最大为3次；（3）上位机程序收到测试主板发送的正确码后，继续向测试主板发送测试指令，这个测试指令即上位机程序设置的测试项，包括测试通道、指定温度、电压、频率和复位测试等信息；（4）测试主板接收、解析上位机程序发送的测试指令，向指定的测试子板供电，并向指定的待测芯片发送使其输出指定电压或者频率的指令；（5）待测芯片按照测试主板发送的指令，输出指定的电压信号或频率信号；（6）测试主板接收待测芯片输出的电压信号或频率信号，并将接收的电压信号或频率信号发送给上位机程序，或保存在测试主板中。
21.步骤（4）～步骤（6）中，所述测试主板与所述测试子板通信时，引入地址码和校验码，保证通信双方收到的数据均正确无误后，才可进行下一步操作。
22.实施例1提供一种包括上述芯片测试方法的芯片测试系统，如图1所示，该芯片测试系统包括一个上位机程序，一个测试主板和8个测试子板，每个测试子板上焊接有32颗待测芯片，每颗待测芯片都有独立的id；上位机程序与测试主板通过导线连接，测试主板与测试子板之间通过导线连接。
23.如图2所示，测试主板包括微控制器101、存储模块102、信号分选模块103、供电模块104、第一电源接口105、第一通信接口106、第二通信接口107、第一信号选择接口108和信号接收接口109；测试主板为pcb板，微控制器101采用32位arm内核mcu，存储模块102为一个flash存储器，信号分选模块103为一个多通道模拟开关，供电模块104为外接电源，供电电压12v；微控制器101分别与存储模块102、信号分选模块103、供电模块104通过导线连接。
24.微控制器101通过第一通信接口106与上位机程序连接、通信，用于接收上位机程序发送的系统控制指令，完成测试环境配置。
25.如图3所示，测试子板包括数据选择模块201、待测芯片202、第二电源接口203、第二信号选择接口204、信号输出接口205和第三通信接口206；数据选择模块201包括两个串行转并行控制器和两个16通道模拟开关，用于控制32颗待测芯片；待测芯片选用市售通用型mcu。
26.测试主板与测试子板通过以下方式连接、通信：
微控制器101通过第一电源接口105与测试子板上的第二电源接口203连接，用于向测试子板上的数据选择模块201和待测芯片202供电；微控制器101通过第一信号选择接口108与测试子板上的第二信号接口204连接，通过测试子板上的数据选择模块201，确定所测试的待测芯片202；微控制器101通过第二通信接口107与测试子板上的第三通信接口206连接，用于将从微控制器接收的测试指令发送给待测芯片202，使待测芯片202输出指定电压或频率信号；微控制器101与信号分选模块103通过导线连接，信号分选模块103通过信号接收接口109与测试子板上的信号输出接口205连接，用于接收测试子板上的数据选择模块201输出的待测芯片的电压、频率信号，并将这些电压、频率信号存储在存储模块102中，或发送给上位机程序。
27.实施例2提供一种包括上述芯片测试方法的芯片测试系统，该芯片测试系统包括一个上位机程序，4个测试主板和32个测试子板，每个测试子板上焊接有32颗待测芯片，每颗待测芯片都有独立的id；上位机程序与测试主板通过导线连接，测试主板与测试子板之间通过导线连接。
28.实施例2中，测试主板和测试子板的结构和连接、通信方式与实施例1中相同。
29.由于测试子板与测试主板是通过导线连接，因此，在测试不同环境温度下待测芯片的运行效果时，可以只将测试子板放进温控装置，这样的方法对测试主板中微控制器的要求较低，一定程度上控制了测试系统的成本。
30.使用本发明实施例1、实施例2提供的芯片测试系统，分别在-40℃、-20℃、0℃、20℃、40℃、60℃、80℃、100℃、120℃和125℃条件下，对待测芯片进行测试，每到设定温度时，进行一次测试，输出一次测试结果。
31.得出的测试结果与系统设计误差相比，电源电压输出误差在
±
5mv 以内，频率测量误差在
±1‰
以内，电压测量误差在
±
1.5mv 以内。
32.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
技术特征：1.一种芯片测试方法，其特征在于，通过上位机程序、测试主板和测试子板实现，单个上位机程序可同时控制1～4个测试主板；单个测试主板可同时连接1～8个测试子板，单个测试子板上焊接有1～32个待测芯片；具体包括如下步骤：（1）在上位机程序界面设置测试项，包括测试通道设置、指定温度采集、电压通道、频率通道、复位测试模式设置，设置完成后，上位机程序向测试主板发送系统控制指令；（2）测试主板接收上位机程序发送的系统控制指令，并反馈应答代码；（3）上位机程序收到测试主板发送的正确码后，继续向测试主板发送测试指令；（4）测试主板接收、解析上位机程序发送的测试指令，向指定的测试子板供电，并向指定的待测芯片发送使其输出指定电压或者频率的指令；（5）待测芯片按照测试主板发送的指令，输出指定的电压信号或频率信号；（6）测试主板接收待测芯片输出的电压信号或频率信号，并将接收的电压信号或频率信号发送给上位机程序，或保存在测试主板中。2.根据权利要求1所述的芯片测试方法，其特征在于，所述步骤（2）中，测试主板接收上位机程序发送的系统控制指令时，如接收成功，在判断接收数据帧正确并且无其余错误后，向上位机程序发送正确码；如接收失败，则向上位机程序发送错误码；当所述测试主板返回错误码或接收超时的时候，所述上位机重新发送系统控制指令，重发次数最大为3次。3.根据权利要求1所述的芯片测试方法，其特征在于，所述步骤（3）中的测试指令，即上位机程序设置的测试项，包括测试通道、指定温度、电压、频率和复位测试信息。4.根据权利要求1所述的芯片测试方法，其特征在于，步骤（4）～步骤（6）中，所述测试主板与所述测试子板通信时，引入地址码和校验码，保证通信双方收到的数据均正确无误后，才可进行下一步操作。5.一种芯片测试系统，其特征在于，包括如权利要求1～权利要求4任一项所述的芯片测试方法。6.根据权利要求5所述的芯片测试系统，其特征在于，包括上位机程序，测试主板和测试子板，所述上位机程序与所述测试主板通过导线连接，所述测试主板与所述测试子板通过导线连接。7.根据权利要求6所述的芯片测试系统，其特征在于，一个上位机程序可同时控制1～4个测试主板；一个测试主板可同时与1～8个测试子板连接；一个测试子板上最多同时焊接32颗待测芯片，每颗待测芯片都有独立的id。8.根据权利要求6所述的芯片测试系统，其特征在于，所述测试主板包括微控制器、存储模块、信号分选模块、供电模块、第一电源接口、第一通信接口、第二通信接口、第一信号选择接口和信号接收接口；所述测试子板包括数据选择模块、待测芯片、第二电源接口、第二信号选择接口、信号输出接口和第三通信接口。9.根据权利要求8所述的芯片测试系统，其特征在于，所述测试主板上的供电模块，为外接电源，用于向所述测试主板和所述测试子板供电；所述供电模块通过所述微控制器分配成不同档位的电压，向所述测试子板供电；所述微控制器通过第一通信接口与上位机程序连接、通信，具体地，用于接收上位机程
序发送的系统控制指令，完成测试环境配置；所述微控制器通过第一电源接口与测试子板上的第二电源接口连接，用于向测试子板上的待测芯片及数据选择模块供电；所述微控制器通过第一信号选择接口与测试子板上的第二信号接口连接，通过测试子板上的数据选择模块，选择需要测试的待测芯片；所述微控制器通过第二通信接口与测试子板上的第三通信接口连接，用于将从微控制器接收的测试指令发送给待测芯片，使待测芯片输出指定电压或频率信号；所述微控制器与所述信号分选模块通过导线连接，所述信号分选模块通过所述信号接收接口与所述测试子板的信号输出接口连接；所述微控制器控制所述信号分选模块，接收、分选所述测试子板上的数据选择模块输出的待测芯片的电压、频率信号，由所述微控制器存储在存储模块中，或者发送给上位机程序。10.一种芯片测试装置，其特征在于，包括如权利要求6～权利要求9任一项所述的芯片测试系统。
技术总结本发明提供一种芯片测试方法、系统及测试装置，通过上位机程序、测试主板和测试子板实现，单个上位机程序可同时控制1～4个测试主板；单个测试主板可同时连接1～8个测试子板，单个测试子板上焊接有1～32个待测芯片；该测试方法可同时测试多颗芯片，测量精度高，还可在线监测和调整芯片的测试项，应用方便。应用方便。应用方便。
技术研发人员：焦继业 刘俊波 李辉 王暾烜
受保护的技术使用者：西安恩狄集成电路有限公司
技术研发日：2022.06.29
技术公布日：2022/11/1
