使用隧穿电流的放大器偏置控制
1.本技术要求于2020年3月10日提交的美国临时申请第62/987,464号和于2021年3月9日提交的美国申请第17/196,914号的优先权，这两个申请通过引用整体并入本文中。
技术领域
2.本发明总体上涉及信号处理，更具体地涉及信号放大器中的偏置控制。
背景技术：3.在需要测量低带宽下非常小的信号的信号处理应用中，期望存在低噪声。然而，在包含半导体器件的硅芯片上难以实现能够处理这样的低带宽信号同时限制噪声的电路。
4.代表真实世界中的现象的大量电信号通常以低频出现。例如，音频信号处理频率从20赫兹(hz)至约20千赫兹(khz)的信号。脑电图(eeg)信号的频率从小于1hz至约500hz，心电图(ecg)信号的频率从几毫赫兹至小于10hz。在这些示例和许多其他示例中，不存在直流(dc)信号，即频率为零的信号。
5.图1是根据现有技术的当仅存在交流(ac)信号而没有dc信号时可以使用的类型的简单放大器电路100的图。在这种情况下，放大器u1可以是如图1所示的使用电容器的“(ac)耦合”。如本领域所公知的，当电容器c1的阻抗小于电阻器r1的阻抗(即，电阻)时，信号将以等于电阻器值的比值的倒数(即，-r2/r1)的增益从输入端in传递到输出端out。由于电容器的阻抗为1/jωc，因此通过放大器电路的最小频率为1/2πr1c1。
6.如本领域还公知的，噪声由电路中的部件产生并随环境温度而变化。具体地，电阻元件产生4ktrb的噪声“方差”(噪声的电压的平方)，其中：
7.k是玻尔兹曼常数，约为1.38
×
10-23
或1.38e-23；
8.t是环境温度，单位为开氏度(
°
k)；
9.r是电阻器的电阻，单位为欧姆；以及
10.b是电路的带宽，单位为hz。
11.因此，如果图1中的电路100在指定的低噪声下工作，则可以计算r1的最大值。例如，如果在1hz至500hz的信号范围内的总噪声电压小于10纳伏(nanovolt)均方根(nv rms)，则：
[0012][0013]
要实现这一点，使用t＝300
°
k、k＝1.38e-23和b＝500hz会得到r的最大值r
max
＝12欧姆。
[0014]
由于如上所述将通过电路100的最小频率由f
min
＝1/2πr1c1给出，并且r1可以不大于12欧姆，因此电容器c1的值必须是13毫法拉(mf)。在打算在硅芯片上实现电路100的情况下，这是不切实际的高电容值，因为这样的芯片上的最大可用值通常在100皮法(pf)的量级上，更典型的值约为10pf。
[0015]
图2是本领域已知的另一简单放大器电路200的图，该放大器电路200可以与ac信号一起使用来代替图1的放大器电路100。电路200是“电荷域”放大器电路(也被称为“电荷
耦合”或“电容耦合”)，因为在电容器c2上累积了通过电容器c1流入的任何电荷。电路200的增益由电容的比值-c1/c2给出。
[0016]
然而，在电路200中，无法定义电荷的绝对值，因此无法知道电路的dc电压(与dc信号区分开)。电路200的操作仅取决于电容器电压的变化而不取决于它们的绝对值；众所周知的是：经由电容器c1流入的电流必须经由电容器c2流出，使得：
[0017]
dvin/dt x c1＝dvout/dit x c2
[0018]
其中，dv/dt是电压随时间的一阶导数。
[0019]
图3是本领域已知的又一简单放大器电路300的图，该放大器电路300可以与ac信号一起使用并且旨在解决未知dc电压的问题。在电路300中，电阻器r1确保电容器c2两端的电压的平均值必须为零，因为电阻器r1以时间常数r1c2使电容器c2放电。
[0020]
与图1的电路100中的电容器和电阻器一样，电路300也在1/2πr1c2处产生高通滤波动作。由于在该示例中电路300同样旨在以低至1hz的频率工作，这意味着如果电阻器r1的电阻为1兆欧姆，则电容器c2的值必须为160nf。
[0021]
虽然这比图1的电路100中所需的13mf电容器低得多，但它仍然太大而无法方便地放置在硅芯片上。此外，图2中的电路的增益也是c1与c2的比值，使得对于增益为10(允许后续级在较高噪声水平下工作的合理增益)，c1的值需要是c2的值的10倍大，即1.6uf。
[0022]
如上所述，在硅芯片上可能找到的更典型的电容器值为10pf。如果电容器c1在电路300中的值为10pf，则电容器c2的值将需要为1pf，以使电路300的增益为10。为了使电路300还能够在1hz(即，1/2πr1c2＝1)下工作，r1的电阻需要为160千兆欧姆，这是异常高的值。
[0023]
因此，在现有技术中，难以在硅芯片上实现需要测量在具有低噪声的低带宽下非常小的信号的信号处理电路。需要电荷耦合放大器以避免具有不切实际的大ac耦合电容器的ac耦合电容器，但是需要一种装置来限定电路的dc值。然而，现有技术中已知的用于限定电荷耦合放大器的dc值的装置通常导致需要不切实际的高电阻器值。
技术实现要素：[0024]
本文描述的是用于使用半导体电路中的量子栅极隧穿的已知现象来限定电荷耦合放大器的dc状态的装置和方法。
[0025]
一个实施方式描述了一种电荷耦合放大器电路，该电荷耦合放大器电路包括：第一电容器，该第一电容器具有第二端和被配置成接收输入信号的第一端；第二电容器，该第二电容器具有第二端和耦接至第一电容器的第二端的第一端；第一放大器，该第一放大器包括：具有栅极、漏极和源极的第一pmos晶体管，栅极和源极耦接至第一电容器的第二端并耦接至地；具有栅极、漏极和源极的第二pmos晶体管，源极耦接至第一pmos晶体管的源极，并且栅极连接至地；输出级，该输出级具有：耦接至第二pmos晶体管的漏极和第二nmos晶体管的漏极的输入端、被配置成供应输出信号并耦接至第二电容器的第二端的输出端；电流源，该电流源连接至电源并且被配置成将电流供应至第一pmos晶体管的源极和第二pmos晶体管的源极；第二放大器，该第二放大器包括：具有栅极、漏极和源极的第一nmos晶体管，漏极和栅极耦接至第一pmos晶体管的漏极，并且源极耦接至地；具有栅极、漏极和源极的第二nmos晶体管，栅极耦接至第一nmos晶体管的栅极，漏极耦接至输出级的输入端和第二pmos
晶体管的漏极，并且源极耦接至地；其中，pmos晶体管上的栅极氧化物层的厚度和nmos晶体管上的栅极氧化物层的厚度使得电流能够从栅极氧化物下方的沟道流过该栅极氧化物；以及控制电路，该控制电路被配置成调整流过第一pmos晶体管的栅极氧化物的电流。
[0026]
另一实施方式描述了差分电荷耦合放大器电路，该差分电荷耦合放大器电路包括：第一电容器，该第一电容器具有第二端和被配置成接收输入信号的第一端；第二电容器，该第二电容器具有第二端和耦接至第一电容器的第二端的第一端；第三电容器，该第三电容器具有第二端和被配置成接收反相输入信号的第一端；第四电容器，该第四电容器具有第二端和耦接至第三电容器的第二端的第一端；第五电容器，该第五电容器具有第一端和第二端，第二端耦接至地；第一放大器，该第一放大器包括：具有栅极、漏极和源极的第一pmos晶体管，栅极耦接至第三电容器的第二端；具有栅极、漏极和源极的第二pmos晶体管，栅极耦接至第一电容器的第二端；第一输出级，该第一输出级具有反相输入端、非反相输入端和输出端，反相输入端耦接至第五电容器的第一端，并且输出端被配置成供应输出信号的反量；第一控制电路，该第一控制电路耦接至第一输出级的输出端、第一输出级的非反相输入端和第二pmos晶体管的漏极，并且该第一控制电路被配置成基于第一输出级的输出来调整第二pmos晶体管的漏极处的电压；电流源，该电流源连接至电源并且被配置成将电流供应至第一pmos晶体管的源极和第二pmos晶体管的源极；第二放大器，该第二放大器包括：具有栅极、漏极和源极的第一nmos晶体管，栅极耦接至第三电容器的第二端和第一pmos晶体管的栅极，漏极耦接至第一pmos晶体管的漏极，并且源极耦接至地；具有栅极、漏极和源极的第二nmos晶体管，栅极耦接至第一电容器的第二端和第二pmos晶体管的栅极，漏极耦接至第二pmos晶体管的漏极，并且源极耦接至地；第二输出级，该第二输出级具有反相输入端、非反相输入端和输出端，反相输入端耦接至第五电容器的第一端，并且输出端被配置成供应输出信号；第二控制电路，该第二控制电路耦接至第二输出级的输出端、第二输出级的非反相输入端和第一nmos晶体管的漏极，并且该第二控制电路被配置成基于第二输出级的输出来调整第一nmos晶体管的漏极处的电压；其中，pmos晶体管上的栅极氧化物层的厚度和nmos晶体管上的栅极氧化物层的厚度使得电流能够从栅极氧化物下方的沟道流过该栅极氧化物。
[0027]
又一实施方式描述了一种电荷耦合放大器电路，该电荷耦合放大器电路包括：用于接收输入信号的第一放大装置，该第一放大装置包括第一类型的第一cmos晶体管和第二cmos晶体管，第一类型的每个cmos晶体管被配置成具有栅极隧穿电流；用于接收输入信号的反量的第二放大装置，该第二放大装置包括与第一类型相反的第二类型的第一cmos晶体管和第二cmos晶体管，第二类型的每个cmos器件被配置成具有栅极隧穿电流；第一类型的第一cmos晶体管和第二类型的第一cmos晶体管彼此耦接以提供第一共模电压；第一类型的第二cmos晶体管和第二类型的第二cmos晶体管彼此耦接以提供第二共模电压；第一输出级，该第一输出级被配置成从第一共模电压产生输出信号；第一控制装置，该第一控制装置用于通过使用输出信号来改变第一共模电压，从而改变第一类型的第一cmos晶体管的栅极隧穿电流和第二类型的第一cmos晶体管的栅极隧穿电流；第二输出级，该第二输出级被配置成从第二共模电压产生输出信号的反量；以及第二控制装置，该第二控制装置用于通过使用输出信号的反量来改变第二共模电压，从而改变第一类型的第二cmos晶体管的栅极隧穿电流和第二类型的第二cmos晶体管的栅极隧穿电流。
附图说明
[0028]
图1是根据现有技术的当仅存在交流(ac)信号时可以使用的类型的简单放大器电路的图。
[0029]
图2是根据现有技术的可以用于ac信号的另一类型的简单放大器电路的图。
[0030]
图3是根据现有技术的可以用于ac信号的又一类型的简单放大器电路的图。
[0031]
图4是根据一个实施方式的示出量子栅极隧穿电流对电路的dc值的影响的放大器电路400的图。
[0032]
图5是根据另一实施方式的示出量子栅极隧穿电流对电路的dc值的影响的放大器电路500的图。
[0033]
图6是根据一个实施方式的使用量子栅极隧穿来控制电路的dc值的放大器电路的图。
[0034]
图7是根据另一实施方式的使用量子栅极隧穿来控制电路的dc值的放大器电路的图。
[0035]
图8是根据又一实施方式的使用量子栅极隧穿来控制电路的dc值的放大器电路的图。
[0036]
图9是根据再一实施方式的使用量子栅极隧穿来控制电路的dc值的放大器电路的图。
具体实施方式
[0037]
本文描述的是用于使用半导体晶体管中的量子栅极隧穿的已知现象来限定电荷耦合放大器的dc状态的装置和方法。为了解决现有技术电荷耦合放大器中不存在共模电压的问题，本方法使用隧穿电流为双极(如本文描述的，通过对不同类型的晶体管进行配对)的第一级结合具有任意受控共模电压的第二级，第二级可以用来控制第一级隧穿电流并从而控制输入端处的共模电压。这可以在不使用可能降低电路的性能或功耗的附加元件的情况下完成，因为输入器件通过在保持电路的dc工作点的同时处理输入信号来完成“双重任务”。
[0038]
根据本文的教导，对于本领域技术人员而言将明显的是，该方法不仅可以有利地用于本文描述的电荷耦合放大器，而且可以有利地用于诸如电荷平衡模数转换器(adc)和数模转换器(dac)的其他电容耦合电路。
[0039]
众所周知，硅芯片上的电路通常包含金属氧化物半导体场效应晶体管(mosfet)、一种通过半导体(即硅)的受控氧化制造的绝缘栅极场效应晶体管。mosfet是互补金属氧化物半导体(cmos)器件，并且可以是nmos或pmos器件；nmos器件由n型源极和漏极以及p型衬底构成，而pmos器件由p型源极和漏极以及n型衬底构成。在nmos器件中，电荷载流子是电子，而在pmos器件中，电荷载流子是空穴。
[0040]
传统上，在mosfet中，被称为“栅极氧化物”的氧化硅是绝缘体并且防止栅极氧化物下方的沟道中的电荷载流子连接至上方的导电栅极。然而，当mosfet器件的栅极氧化物非常薄时，在小于约2纳米(nm)的量级时，本领域中已知的量子隧穿现象变得明显。在非常小的距离上起作用的量子效应允许电子或空穴有一定的概率进行“量子跃迁”跨越绝缘屏障并出现在栅极中。
[0041]
如本领域已知的，先进cmos工艺中的栅极氧化物已经达到一定程度，即栅极氧化物足够薄，使得可感知的栅极电流由于该量子效应而流动。隧穿电流通常是非常低的值，为毫微微安培，但是它是可预测的并且可以在电路中使用。
[0042]
本方法认识到两个特定事实。首先，pmos器件和nmos器件的隧穿电流在符号上不同：隧穿电流(在常规电流流动中被表示为空穴)从pmos器件栅极流出并流入nmos器件栅极。其次，隧穿电流受器件的源极至漏极电压的影响；具体地，隧穿电流随着源极至漏极电压的减小而减小。
[0043]
因此，在本方法中，放大器例如图2的电路200中的放大器u1可以具有双重功能，使得除了操作为常规放大器之外，它还操作为dc限定装置。这允许电路例如图2的电路200(由于电路例如图2的电路200不具有如图3的电路300中所示的阻抗r1而看起来缺少任何dc限定装置)在没有这样的阻抗的情况下限定dc电压。根据本方法构造的电路不需要任何大值电阻器并且不限制低频操作。
[0044]
图4是根据一个实施方式的示出隧穿电流对电路的dc值的影响的放大器电路400的图。如同在图2的电路200中一样，电路400包括两个电容器c1和c2以及放大器，该放大器包括输出级s1以及包含pmos晶体管m1和m2的输入级。输出级可以例如是标称增益为1的推挽驱动器。这种配置允许利用pmos晶体管的隧穿电流。电路400还包括负载网络，该负载网络包含nmos晶体管m3和m4。
[0045]
连接至正电源(在半导体电路中通常为3.3伏)的电流源ibias提供放大器输入级偏置电流。取自晶体管m1的源极电流的一小部分并将其引导至m1的栅极的电流源itun表示隧穿电流。隧穿电流从晶体管m1的栅极流出(如上所述，因为它是pmos晶体管)，从而导致电容器c1和c2的公共点处的电压(“共模”电压或“c1-c2节点”处的电压)上升，该电压是至放大器的输入电压。
[0046]
因此，隧穿电流将干扰电路400的dc工作点；然而，因为隧穿电流仅在一个方向上流动，所以当c1-c2节点处的电压以及因此晶体管m1的栅极上的电压上升到放大器的共模范围之外时，隧穿电流将最终导致电路400失效。
[0047]
图5是根据另一实施方式的示出隧穿电流对电路的dc值的影响的放大器电路500的图。电路500示出了可以防止隧穿电流干扰电路的dc工作点的一种方式。
[0048]
在电路500中，nmos晶体管m5被添加到图4的电路400；晶体管m5的栅极连接至晶体管m1的栅极，使得晶体管m5的隧穿电流(如上所述，其流入nmos晶体管的栅极)抵消pmos晶体管m1的隧穿电流。nmos晶体管m5的隧穿电流由电流源ntun表示，pmos的隧穿电流由电流源ptun表示。如果晶体管m5的隧穿电流可以例如由施加至晶体管m5的漏极的如所示的信号control来控制，则可以创建伺服回路，使得将限定c1-c2节点的dc值。
[0049]
图6是根据一个实施方式的使用量子栅极隧穿来控制电路的dc值的放大器电路600的图。与图5的电路500一样，放大器包括晶体管m1和m2以及输出级s1，并且晶体管m3和m4同样是负载网络。
[0050]
如上所述，隧穿电流随着漏极至源极电压而增加。在电路600中，增加了另外的nmos晶体管m6，该nmos晶体管m6的漏极连接至正电源，该nmos晶体管m6的源极连接至晶体管m5的漏极，并且该nmos晶体管m6的栅极连接至输出电压。因此，晶体管m6就像输出电压的传感器；如果输出电压上升得太高，则晶体管m6升高晶体管m5的漏极电压并使m5的隧穿电
流增加，以便使输出电压下降，从而建立控制回路。
[0051]
本领域技术人员将理解，晶体管m6本身在其栅极中也具有隧穿电流，但是该电流不干扰共模电压，因为该电流由低输出阻抗输出级s1提供。
[0052]
在电路600中，放大器因此与c1-c2节点处的共模电压的控制分离。另外的晶体管m5和m6已经被添加到图4的电路400，以分别感测c1-c2节点处的电压和输出电压，并且如果c1-c2节点电压上升得太高，则使晶体管m5的隧穿电流超过放大器输入晶体管m1的隧穿电流，而如果放大器的输出太高，则输出电压下降。正是晶体管m1和m5的隧穿电流的平衡控制电荷域放大器的dc工作点。
[0053]
图7是根据另一实施方式的使用量子栅极隧穿来控制电路的dc值的放大器电路700的图。电路700示出了用隧穿电流控制装置增强的空载放大器的使用；这允许电荷耦合放大器在不使用不方便的高值电阻器的情况下在建立的dc偏置下工作。
[0054]
电路700在几个方面与电路600不同。首先，虽然电路600使用隧穿电流来控制该电路的dc电压，但电路600具有以下缺点：电路600增加了两个晶体管m5和m6，这两个晶体管连接至放大器输入节点但对放大器的性能没有贡献。电路700没有晶体管m5和m6。
[0055]
相反，电路700通过利用正在解决的问题(即，电容耦合电路不能限定共模电压)来避免对额外的晶体管的需求。因此，可以选择任何方便的共模电压作为解决方案。电路700的实施方式在以工作输入电流偏置时使用晶体管m3和m4的栅极源极电压。
[0056]
这允许使用“空载”放大器，其中一对有源器件即晶体管m3和m4被连接为另一对晶体管m1和m2的“负载”，而不需要如现有技术中使用的大电阻器，也不需要限定晶体管m3和m4的输入对尾电流。电路700的输出取自两对放大器之间的节点。
[0057]
其次，从图7中明显的是，电路700是电路的差分实现；差分电路在本领域中通常是优选的，因为已知它们改善噪声抑制。输入是输入信号in和in的反量，in的反量通常被称为“in横杠”或类似地，输出是输出信号out和out的反量，out的反量通常被称为“out横杠”或来自输入信号in的输出是而来自输入信号的反量的输出是out。
[0058]
在图6的电路600中，放大器的增益是电容值的比值-c1/c2。在差分电路700中，现在存在四个电容器，即两个输入电容器ci1和ci2以及两个输出电容器co1和co2，对于差分输入中的每一个，存在两个电容器。
[0059]
本领域技术人员将理解，每个信号的增益如在电路600中那样来确定，即，基于每个输入与对应输出之间的电容器来确定。因此，从输入信号in到的增益为-ci2/co2，而从输入信号的反量到out的增益为-ci1/ci2。电路700的总增益为：
[0060][0061]
第三，dc电压控制的机制远离输入电路，并且不存在连接至放大器输入节点的其他器件，因此没有由于使用本方法而产生的噪声或干扰。电路700本身能够通过使用在第二级之前施加的可变偏置来控制dc电压工作点。
[0062]
如上所述，晶体管的隧穿电流取决于其漏极至源极电压。在电路700中可以看出，如果使用任何装置来控制四路输入器件的输出共模电压，则该“输入级输出共模控制”将用作放大器输入端处的净隧穿电流控制。
[0063]
因此，需要在输入端处具有竞争隧穿电流的放大器以及控制这些竞争隧穿电流的装置。这通过第二级共模控制来方便地实现，其示例在电路700中示出。
[0064]
晶体管m1和m2形成上pmos输入放大器，晶体管m3和m4是空载下nmos输入放大器。晶体管m1的隧穿电流的方向与晶体管m3的隧穿电流的方向相反。如上所述，由于隧穿电流与晶体管的漏极-源极电压成比例，因此通过控制晶体管m1和m3的公共漏极连接上的平衡电压来实现使隧穿电流平衡，该平衡电压是放大器的第二级的输入共模电压。(晶体管m2与m4之间的情况相同。)
[0065]
由于晶体管m1和m3的总电压由电流源ibias固定，因此晶体管m1和m3的源极至漏极电压之和是固定的，但是分配给晶体管m1的源极至漏极电压(与晶体管m3的源极至漏极电压相对)的部分可以由第二级的输入共模电压即两个晶体管的漏极之间的电压来控制。当增加该共模电压时，晶体管m1的源极至漏极电压以及因此其隧穿电流将减小，而晶体管m3的漏极至源极电压以及因此其隧穿电流将增加。
[0066]
必须有足够的电压提供给晶体管m1和晶体管m3二者以支持漏极源极沟道。典型的漏极源极电压约为350毫伏(mv)，因此两个晶体管的总电压通常约为700mv，并且晶体管m1和m3之间的共模电压为350mv。然而，每个晶体管可以在低至150mv的电压下工作。因此，共模电压可以低至150mv(因此晶体管m3具有足够的电压来工作)或高至550mv(因此晶体管m1具有足够的电压，即700mv减去550mv为150mv)。因此，共模电压可以在150mv与550mv之间摆动以控制隧穿电流。此外，该共模电压独立于任何信号处理。
[0067]
为了实现对共模电压的控制，控制级利用输出信号的反馈。电路700中的每个控制级包含加法器、电阻器、电容器和放大器(例如，一个控制级包括加法器u1、电阻器r1、电容器c1和放大器a1)。加法器u1和u2(本领域中已知的任何合理类型的电压加法器装置)插在输入级输出端与至输出级s1和s2的输入端之间。加法器u1和u2的上控制端口接收加到输出级标称偏置点的电压或从输出级标称偏置点减去的电压，该输出级标称偏置点由电路700中的电容器vb设置。
[0068]
来自输出级s1的输出电压的平均值由电阻器r1和电容器c1以及高增益反相放大器a1进行积分；该积分被加到第一级共模输出电压。r1c1时间常数对s1的输出进行平均；如果它太高，则平均会降低电压并用作对隧穿电流的控制。对差分路径中的电阻器r2、电容器c2和放大器a2执行类似的操作。这样做的效果是平衡每个支路中的nmos晶体管和pmos晶体管的隧穿电流，并限定电路的dc状态。
[0069]
每个放大器的dc带宽由来自每个放大器中的电阻器和电容器的rc常数例如r1c1或r2c2来确定。由这些rc组合产生的噪声远小于现有技术中的噪声，因为它们位于输入级(晶体管m1至m4)的增益之后，这与在电路的输入端处出现rc常数的现有技术不同。
[0070]
通过组合这些特征，可以构造如下电荷耦合放大器，该电荷耦合放大器可以在不使用不方便的高值电阻器的情况下在建立的dc偏置下工作。如上所述，电路被构造为具有第一级和第二级，在第一级中隧穿电流是双极的(通过对pmos晶体管和nmos晶体管进行配对)，第二级具有任意受控共模电压，第二级可以用来通过控制第一级隧穿电流来控制电路的共模电压。不需要额外的元件，因此避免了电路的性能或功耗的任何劣化，因为输入器件既处理输入信号又保持电路的dc工作点。
[0071]
本领域技术人员将理解，图7的电路700是差分输入、差分输出模拟放大器。反馈是
模拟的，并通过co1和co2来提供反馈。如果输出端连接至dac，使得施加至co1和co2的反馈的值被量化，则放大器s1和s2的输出可以激活该数字(dac)反馈的各种状态以便保持平衡(与示出的模拟反馈情况一样)。因此，dac值将表示输入的数字编码，受益于本方法的低噪声和dc控制方面。因此，本方法允许如本文描述的模拟放大器那样基于样本量子隧穿电流原理来构造adc。
[0072]
本领域技术人员将理解，由于本方法利用隧穿电流是双极的事实，因此可以构造具有如下期望效应的器件，在该器件中，上面的实施方式中示出的晶体管类型即pmos和nmos被“交换”。例如，可以用nmos晶体管来代替图6的电路600的上放大器中的pmos晶体管，而可以用pmos晶体管来代替电路600的下放大器中的nmos晶体管。然而，可能期望进行一些其他改变。
[0073]
图8是根据pmos晶体管和nmos晶体管以这种方式被交换的又一实施方式的放大器电路的图，在该放大器电路中，使用量子栅极隧穿来控制电路的dc值。
[0074]
在电路800中，晶体管m1和m2二者的输入级表现出量子隧穿电流。晶体管m3和m4是中间第二级，并且晶体管m5和m6提供偏移电压来使输入晶体管m1和m2偏置以允许电流流过晶体管m1和m2。输出级s1和包含电阻器r、电容器c和放大器a1的控制电路用来控制共模电压。(在此不需要加法器，因为在这种情况下，输出级现在不直接连接至输入级；而是，输出级s1连接至中间晶体管m3和m4)。
[0075]
晶体管m3和m4的公共栅极影响晶体管m1和m2的源极至漏极电压。具体地，如果晶体管m3和m4的公共栅极处于与“in”端子中的电压相同的电压，则nmos输入晶体管m1的漏极至源极电压等于晶体管m3的源极至栅极电压加上晶体管m5的源极至栅极电压。类似地，pmos输入晶体管m2的漏极至源极电压等于晶体管m4的源极至栅极电压加上晶体管m6的源极至栅极电压。
[0076]
如果晶体管m3和m4的公共栅极的电压向下移动(减小)，则晶体管m1的漏极至源极电压减小，而晶体管m2的漏极至源极电压增加。因此，这将导致晶体管m2的隧穿电流增加而晶体管m1的隧穿电流减小，从而使得净隧穿电流将从in横杠输入线流出。
[0077]
相反，如果晶体管m3和m4的公共栅极的电压向上移动(增加)，则晶体管m1的漏极至源极电压增加，而晶体管m2的漏极至源极电压减小。因此，这将导致晶体管m1的隧穿电流增加而晶体管m2的隧穿电流减小，从而使得净隧穿电流将流入in横杠输入线。
[0078]
由r、c和a1构成的控制电路(即，积分器)控制晶体管m3和m4的公共栅极，从而影响净输入隧穿电流。如果如示出的连接至输出端，则这将在如示出的电容耦合放大器中产生稳定的dc限定的条件。
[0079]
图8示出了单端示例；如图9中的电路900所示，为了在具有反馈的电荷耦合放大器中利用这一点，连接了输入端与输出端之间的附加电容器cin和cout。
[0080]
上面已经参照几个实施方式说明了所公开的系统。根据本公开内容，其他实施方式对于本领域技术人员将是明显的。可以使用与以上实施方式中所描述的配置不同的配置来容易地实现所描述的方法和装置的某些方面，或者结合与以上所描述的要素不同的要素或除了以上所描述的要素之外的要素来容易地实现所描述的方法和装置的某些方面。
[0081]
例如，如本领域技术人员所充分理解的，各种选择对于本领域技术人员而言是明显的。此外，晶体管和相关联的反馈回路、电阻器等的图示是示例性的；本领域技术人员将
能够选择适合于特定应用的适当数量的晶体管和相关元件。
[0082]
本公开内容旨在涵盖实施方式的这些和其他变化，本公开内容仅由所附权利要求限定。
技术特征：1.一种电荷耦合放大器电路，包括：第一电容器，所述第一电容器具有第二端和被配置成接收输入信号的第一端；第二电容器，所述第二电容器具有第二端和耦接至所述第一电容器的第二端的第一端；第一放大器，所述第一放大器包括：具有栅极、漏极和源极的第一pmos晶体管，所述栅极和所述源极耦接至所述第一电容器的第二端并耦接至地；具有栅极、漏极和源极的第二pmos晶体管，所述源极耦接至所述第一pmos晶体管的源极，并且所述栅极连接至地；输出级，所述输出级具有：耦接至所述第二pmos晶体管的漏极和第二nmos晶体管的漏极的输入端、被配置成供应输出信号并耦接至所述第二电容器的第二端的输出端；电流源，所述电流源连接至电源并且被配置成：将电流供应至所述第一pmos晶体管的源极和所述第二pmos晶体管的源极；第二放大器，所述第二放大器包括：具有栅极、漏极和源极的第一nmos晶体管，所述漏极和所述栅极耦接至所述第一pmos晶体管的漏极，并且所述源极耦接至地；具有栅极、漏极和源极的第二nmos晶体管，所述栅极耦接至所述第一nmos晶体管的栅极，所述漏极耦接至所述输出级的输入端和所述第二pmos晶体管的漏极，并且所述源极耦接至地；其中，所述pmos晶体管上的栅极氧化物层的厚度和所述nmos晶体管上的栅极氧化物层的厚度使得电流能够从栅极氧化物下方的沟道流过所述栅极氧化物；以及控制电路，所述控制电路被配置成：调整流过所述第一pmos晶体管的栅极氧化物的电流。2.所述电荷耦合放大器电路，其中，所述控制电路还包括：具有栅极、漏极和源极的第三nmos晶体管，所述栅极耦接至所述第一pmos晶体管的栅极，并且所述源极耦接至地；以及具有栅极、漏极和源极的第四nmos晶体管，所述栅极耦接至所述第二电容器的第二端，所述源极耦接至所述第三nmos晶体管的漏极，并且所述漏极耦接至所述电源。3.根据权利要求1所述的电荷耦合放大器电路，其中，所述输出级包括标称增益为1的推挽驱动器。4.根据权利要求1所述的电荷耦合放大器电路，其中，所述pmos晶体管上的栅极氧化物层的厚度和所述nmos晶体管上的栅极氧化物层的厚度小于2纳米。5.根据权利要求2所述的电荷耦合放大器电路，其中，所述pmos晶体管上的栅极氧化物层的厚度和所述nmos晶体管上的栅极氧化物层的厚度小于2纳米。6.一种差分电荷耦合放大器电路，包括：第一电容器，所述第一电容器具有第二端和被配置成接收输入信号的第一端；第二电容器，所述第二电容器具有第二端和耦接至所述第一电容器的第二端的第一端；第三电容器，所述第三电容器具有第二端和被配置成接收反相输入信号的第一端；
第四电容器，所述第四电容器具有第二端和耦接至所述第三电容器的第二端的第一端；第五电容器，所述第五电容器具有第一端和第二端，所述第二端耦接至地；第一放大器，所述第一放大器包括：具有栅极、漏极和源极的第一pmos晶体管，所述栅极耦接至所述第三电容器的第二端；具有栅极、漏极和源极的第二pmos晶体管，所述栅极耦接至所述第一电容器的第二端；第一输出级，所述第一输出级具有反相输入端、非反相输入端和输出端，所述反相输入端耦接至所述第五电容器的第一端，并且所述输出端被配置成供应输出信号的反量；第一控制电路，所述第一控制电路耦接至所述第一输出级的输出端、所述第一输出级的非反相输入端和所述第二pmos晶体管的漏极，并且所述第一控制电路被配置成：基于所述第一输出级的输出来调整所述第二pmos晶体管的漏极处的电压；电流源，所述电流源连接至电源并且被配置成：将电流供应至所述第一pmos晶体管的源极和所述第二pmos晶体管的源极；第二放大器，所述第二放大器包括：具有栅极、漏极和源极的第一nmos晶体管，所述栅极耦接至所述第三电容器的第二端和所述第一pmos晶体管的栅极，所述漏极耦接至所述第一pmos晶体管的漏极，并且所述源极耦接至地；具有栅极、漏极和源极的第二nmos晶体管，所述栅极耦接至所述第一电容器的第二端和所述第二pmos晶体管的栅极，所述漏极耦接至所述第二pmos晶体管的漏极，并且所述源极耦接至地；第二输出级，所述第二输出级具有反相输入端、非反相输入端和输出端，所述反相输入端耦接至所述第五电容器的第一端，并且所述输出端被配置成供应所述输出信号；第二控制电路，所述第二控制电路耦接至所述第二输出级的输出端、所述第二输出级的非反相输入端和所述第一nmos晶体管的漏极，并且所述第二控制电路被配置成：基于所述第二输出级的输出来调整所述第一nmos晶体管的漏极处的电压；其中，所述pmos晶体管上的栅极氧化物层的厚度和所述nmos晶体管上的栅极氧化物层的厚度使得电流能够从栅极氧化物下方的沟道流过所述栅极氧化物。7.根据权利要求6所述的电荷耦合放大器电路，其中，所述第一输出级和所述第二输出级各自包括标称增益为1的推挽驱动器。8.根据权利要求6所述的电荷耦合放大器电路，其中，所述pmos晶体管上的栅极氧化物层的厚度和所述nmos晶体管上的栅极氧化物层的厚度小于2纳米。9.根据权利要求6所述的差分电荷耦合放大器电路，其中，所述第一控制电路还包括：第一电阻器，所述第一电阻器具有第二端和耦接至所述第一输出级的输出端的第一端；第六电容器，所述第六电容器具有第二端和耦接至所述第一电阻器的第二端的第一端；第一反相放大器，所述第一反相放大器具有耦接至所述第一电阻器的第二端的输入端；以及第一电压加法器，所述第一电压加法器具有：耦接至所述第六电容器的第二端和第一
反相放大器的输出端的输入端、耦接至所述第一输出级的非反相输入端以及所述第二pmos晶体管的漏极和所述第二nmos晶体管的漏极的输出端。10.一种电荷耦合放大器电路，包括：用于接收输入信号的第一放大装置，所述第一放大装置包括第一类型的第一cmos晶体管和第二cmos晶体管，所述第一类型的每个cmos晶体管被配置成具有栅极隧穿电流；用于接收所述输入信号的反量的第二放大装置，所述第二放大装置包括与所述第一类型相反的第二类型的第一cmos晶体管和第二cmos晶体管，所述第二类型的每个cmos器件被配置成具有栅极隧穿电流；所述第一类型的第一cmos晶体管和所述第二类型的第一cmos晶体管彼此耦接以提供第一共模电压；所述第一类型的第二cmos晶体管和所述第二类型的第二cmos晶体管彼此耦接以提供第二共模电压；第一输出级，所述第一输出级被配置成从所述第一共模电压产生输出信号；第一控制装置，所述第一控制装置用于通过使用所述输出信号来改变所述第一共模电压，从而改变所述第一类型的第一cmos晶体管的栅极隧穿电流和所述第二类型的第一cmos晶体管的栅极隧穿电流；第二输出级，所述第二输出级被配置成从所述第二共模电压产生所述输出信号的反量；以及第二控制装置，所述第二控制装置用于通过使用所述输出信号的反量来改变所述第二共模电压，从而改变所述第一类型的第二cmos晶体管的栅极隧穿电流和所述第二类型的第二cmos晶体管的栅极隧穿电流。11.根据权利要求10所述的电荷耦合放大器电路，其中，所述第一类型的cmos晶体管是pmos，所述第二类型的cmos晶体管是nmos。12.根据权利要求10所述的电荷耦合放大器电路，其中，所述第一类型的cmos晶体管是nmos，所述第二类型的cmos晶体管是pmos。13.根据权利要求10所述的电荷耦合放大器电路，其中，所述第二放大器是空载放大器。
技术总结描述了用于使用半导体晶体管中的量子栅极隧穿的已知现象来限定电荷耦合放大器的DC状态的装置和方法。其中隧穿电流为双极(通过对PMOS晶体管和NMOS晶体管进行配对)的第一级与具有受控共模电压的第二级结合，第二级可以用来控制第一级隧穿电流并从而控制输入端处的共模电压。这可以在不使用可能降低性能或功耗的附加元件的情况下完成，因为输入器件既处理输入信号又保持电路的DC工作点。该方法不仅可以有利地用于本文描述的电荷耦合放大器，而且可以有利地用于其他电容耦合电路例如电荷平衡模数转换器(ADC)和数模转换器(DAC)。平衡模数转换器(ADC)和数模转换器(DAC)。平衡模数转换器(ADC)和数模转换器(DAC)。
技术研发人员：A
受保护的技术使用者：硅谷介入有限公司
技术研发日：2021.03.10
技术公布日：2022/11/1
