1.本公开大体涉及离子植入装置，且更具体涉及基于线性加速器的高能量束线离子植入机。
背景技术：2.离子植入(ion implantation)是通过轰击(bombardment)将掺杂剂或杂质引入到衬底中的工艺。离子植入系统可包括离子源及一系列束线组件。离子源可包括产生离子的腔室。一种适合于产生中等能量离子束及高能量离子束的离子植入机使用线性加速器(linear accelerator)(或linac)，其中作为管(tube)围绕束布置的一系列电极沿着一连串管将离子束加速到越来越高的能量。各种电极可布置在一系列级(stage)中，其中给定级中的给定电极接收交流(alternating current，ac)电压信号以使离子束加速。
3.linac采用初始级，在束经由束线传导时，初始级对离子束进行束缚。linac的给定级用于通过使用例如共振器使离子加速来增加离子能量，所述共振器产生施加到给定级处的给定电极或电极组的射频(radio frequency，rf)电压。射频电压产生振荡电场，所述振荡电场通过控制施加到给定linac级的射频电压的相位及振幅而耦合到经由liac传导的离子束中。
4.给定射频共振器将被调谐以维持共振，从而将射频能量最佳地耦合到离子束中。由于给定linac可采用若干个级，例如四个级、六个级、十二个级或更多个级，因此要控制相似数目的共振器来使穿过linac的离子束加速。这些多个共振器将需要准确的控制来保持共振，例如基于纳秒级或更小单位的调整。共振条件维持得越久，则使离子束加速的能力越强。此外，用于控制linac的给定级的给定共振器可独立于连结到其他级的其他共振器。因此，将多个共振器控制到在多个不同级中维持共振所需的程度仍然是一个挑战。
5.针对这些及其他考虑，提供本公开。
技术实现要素：6.在一个实施例中，一种装置可包括全局控制模块，所述全局控制模块包含数字主时钟产生器(digital master clock generator)及主波形产生器(master waveform generator)。所述装置还可包括耦合到全局控制模块的多个共振器控制模块。所述多个共振器控制模块中的给定共振器控制模块可包括同步模块，所述同步模块具有被耦合成从本地共振器接收共振器输出电压拾取信号的第一输入、被耦合成从数字主时钟产生器接收数字主时钟信号的第二输入以及被耦合成向主波形产生器发送延迟信号的第一输出。
7.在另一实施例中，提供一种线性加速器。所述线性加速器可包括多个级，其中所述多个级中的给定级包括电极总成及耦合到电极总成的共振器。所述给定级还可包括耦合到所述多个级的共振器控制总成。共振器控制总成可包括：全局控制模块，包括数字主时钟产生器及主波形产生器；以及多个共振器控制模块，耦合到所述多个级，且进一步耦合到全局
控制模块。给定共振器控制模块可包括同步模块，所述同步模块具有被耦合成从本地共振器接收共振器输出电压拾取信号的第一输入、被耦合成从数字主时钟产生器接收数字主时钟信号的第二输入以及被耦合成向主波形产生器发送延迟信号的第一输出。
8.在又一实施例中，提供一种控制离子束的方法。所述方法可包括引导离子束穿过包括多个级的线性加速器，其中所述多个级中的给定级包括射频共振器及共振器控制模块。所述方法可包括：在共振器控制模块处接收数字主时钟信号；测量由射频共振器输出的电压信号的相位；以及根据对电压信号的相位与数字主时钟信号的比较来调整要发送到射频共振器的输入波形的相位。
附图说明
9.图1示出根据本公开实施例的示例性离子植入系统。
10.图2示出根据本公开各种实施例的用于控制linac中的多个加速级的示例性控制布置。
11.图3a示出根据本公开实施例的共振器控制器的示例性细节。
12.图3b示出时钟调整电路的一种实施方案。
13.图4示出根据本公开一些实施例的示例性工艺流程。
14.附图未必按比例绘制。附图仅为代表形式，且不旨在描绘本公开的具体参数。附图旨在示出本公开的示例性实施例，且因此不被视为限制范围。在附图中，相同的编号代表相同的元件。
具体实施方式
15.现在将在下文中参照其中示出系统及方法的实施例的附图更充分地阐述根据本公开的装置、系统及方法。所述系统及方法可以许多不同的形式实施，且不被解释为限于本文中所述的实施例。相反，提供这些实施例是为使本公开将透彻及完整，并将向所属领域中的技术人员充分传达所述系统及方法的范围。
16.如本文中所使用的以单数陈述并以词语“一(a/an)”开头的元件或操作被理解为也可能包括复数个元件或操作。此外，对本公开的“一个实施例(one embodiment)”的引用并不旨在解释为排除也包括所陈述特征的附加实施例的存在。
17.本文中提供实现基于束线架构的改进型线性加速器控制及改进型高能量离子植入系统的方式。为简洁起见，本文中也可将离子植入系统称为“离子植入机”。各种实施例提供用于提供产生高能量离子的能力的新颖配置，其中传送到衬底的最终离子能量可为300kev、500kev、1mev或大于1mev。在示例性实施例中，提供一种用于控制具有多个级的linac中的共振器的新颖控制布置及技术。
18.现在参照图1，以方块形式示出被示为离子植入系统100的示例性离子植入机。离子植入系统100可代表束线离子植入机，为阐释清晰起见，省略了一些元件。如所属领域中已知，离子植入系统100可包括位于外壳104内部的离子源102以及保持在高电压下的气体盒107。离子源102可包括提取组件及过滤器(未示出)，以产生第一能量的离子束106。尽管实施例在此上下文中不受限制，然而第一离子能量的适合离子能量实例的范围在5kev到100kev。为形成高能量离子束，离子植入系统100包括用于使离子束106加速的各种附加组
件。
19.离子植入系统100可包括用于分析所接收离子束的分析器110。因此，在一些实施例中，分析器110可接收离子束106，离子束106具有由位于离子源102处的提取光学器件赋予的能量，其中离子能量在100kev或低于100kev范围内，且具体来说，在80kev或低于80kev范围内。在其他实施例中，分析器110可接收由直流(direct current，dc)加速器柱(dc accelerator column)加速到更高能量(例如200kev、250kev、300kev、400kev或500kev)的离子束。实施例在此上下文中不受限制。离子植入系统100还可包括设置在分析器110下游的线性加速器126(以虚线示出)。线性加速器126可包括如由共振器128表示的串联布置的多个加速器级。举例来说，线性加速器的给定级可由给定共振器驱动，从而产生在mhz范围(射频范围)内的ac电压信号，其中ac电压信号在给定级的电极处产生ac场。ac场用于使离子束加速，所述离子束可作为束缚离子束以封包形式传送到所述级。束缚器(buncher)(未单独示出)可位于线性加速器126的第一级处，以接收连续离子束并通过束缚器处的射频共振器的作用产生束缚离子束。加速器级可与束缚器相似地发挥作用，以在给定级处输出束缚离子束以及分级地将离子束加速到更高的能量。因此，束缚器可被视为第一加速器级，与下游加速器级的不同之处在于，所述离子束被作为连续离子束而接收。共振器可由共振器控制模块132及全局控制模块134控制，其中共振器控制模块及全局控制模块的实例在下文进行详述。
20.在各种实施例中，离子植入系统100可包括附加组件，例如过滤磁体116、扫描器118及准直器120，其中过滤磁体116、扫描器118及准直器120的一般功能是众所周知的，且本文中将不再进一步详细阐述。由此，由高能量离子束115表示的高能量离子束在通过线性加速器126加速之后可被传送到端站(end station)122以用于加工衬底124。
21.在离子束106被直接提供到分析器110的一些实施例中，如所述，线性加速器126可接收离子束106来作为能量相对较低(例如小于100kev)的连续离子束。在离子植入系统包括dc加速器柱的其他实施例中，离子束106可被加速以作为能量高达500kev或大于500kev的连续离子束进行馈送。
22.图2示出根据本公开各种实施例的用于控制linac中的多个加速级的示例性控制布置。控制布置200包括共振器控制总成205，共振器控制总成205包括全局控制模块202，全局控制模块202包括数字主时钟产生器212及主波形产生器210，此组件可耦合到振荡器214。共振器控制总成205还可包括多个共振器控制模块，其中所述多个共振器控制模块被示为共振器控制模块204。给定共振器控制模块通过至少一个缆线耦合到全局控制模块202，以在全局控制模块202与共振器控制模块204之间传输信号。举例来说，全局控制模块202的至少部分可位于机架(rack)或其他组件中，且通过多个缆线连接到共振器控制模块204。在操作中，全局控制模块202可包括用于产生及管理在共振器控制模块204与全局控制模块202之间发送的特定信号的逻辑，以管理用于线性加速器126的不同级的共振器128的操作。
23.简要来说，控制布置200可有助于监控及维持被提供用于驱动共振器128中的每一者的精确时钟及波形。举例来说，线性加速器126的给定加速级处的给定共振器可能需要亚纳秒控制来维持共振，以便产生最大电势来使通过所述给定级的离子束加速。控制布置200可监控给定加速级的传入信号，并将所述信号与由全局控制模块202产生的数字主时钟信
号进行比较。如下文详述，共振器控制模块204可彼此相似地布置，其中给定共振器控制模块耦合到被示为时钟调整电路216的专用组件，以调整用于控制共振器128的主波形201。主波形产生器210可包括一定数目的时钟调整电路，以匹配共振器控制模块204的数目。如图2中所示，控制布置200可包括耦合到共振器128中的给定共振器的电压拾取器，以产生共振器输出电压拾取信号。因此，控制布置200可确定共振器128处的共振器输出电压拾取信号，并将此信号与驱动共振器128的波形的相位进行比较。任何相位延迟均可有助于进行仔细的时钟延迟测量/调整的能力，以使得可在给定共振器处更准确地维持共振。
24.对于共振器128中的一些或所有共振器，相位延迟可由控制布置200确定且报告回全局控制模块202，以将共振器128调谐到目标准确度。一旦此种校准完成，线性加速器126的不同共振器之间的相位关系将是已知的。在一些实施例中，全局控制模块202的主波形产生器210可以确定的频率(例如13.56mhz)产生驱动共振器128的正弦波，而数字主时钟产生器212可以正弦波频率的倍数(例如27.12mhz)产生数字信号。这些组件的两个时钟均可能随着周围环境变化(例如温度或其他因素)而随时间漂移。根据本公开的实施例，控制布置200用于相应地维持及调整共振器128中的每一者，以解决此种变化。
25.图3a示出根据本公开一些实施例的共振器控制模块204的一个变型的示例性细节。在图3a中，共振器控制模块204在控制布置300的上下文中示出，控制布置300包括以上讨论的全局控制模块202以及共振器128与向共振器128提供射频功率的射频源304(由ac电源340单独地供电)。根据一些非限制性实施例，由射频源304产生的射频功率的示例性频率可在数十兆赫到高达100兆赫范围内。根据一些非限制性实施例，由射频源304输出的示例性功率可在kw到数十kw范围内。
26.值得注意的是，在本发明实施例的线性加速器中，对于每一加速级，共振器128将耦合到类似的共振器控制模块。因此，与共振器128协同工作的图3a所示共振器控制模块204的操作将被复制用于线性加速器的不同加速级。换句话说，在具有十二个加速级的线性加速器中，可提供十二个共振器控制模块204来各别地控制十二个分开的共振器。实施例在此上下文中不限于任何特定数目的加速级或对应共振器。
27.在操作中，根据一些实施例，全局控制模块202的主波形产生器210可充当模拟正弦波产生器，以产生作为模拟正弦波的波形(示为波形342)。此波形由射频源304(例如由放大器306)放大，并作为射频功率输出到共振器128。
28.控制布置300可包括拾取器(包括电流(current，ct)拾取器308)的各种监控器，所述监控器被布置成测量从射频源304到共振器128的传入功率。控制布置300还包括电压拾取器312及共振调谐器314，电压拾取器312被布置成测量由共振器128输出的ac(射频)电压。在图3所示实施例中，加速级301由射频源304、共振器128及ac漂移管303表示。如控制布置300中所示，射频电压可被发送到给定加速级的ac漂移管303。ac漂移管303可被布置成在其中产生射频场的中空圆柱体，其用于使通过ac漂移管303的离子束加速。大体如图2中所示出，加速级将沿线性加速器的长度布置。
29.为监控及调整加速级301的操作，提供被示为共振器控制模块204的专用共振器控制模块。如图3a中所示，共振器输出电压拾取信号是从本地共振器产生，其意指来自耦合到共振器128的电压拾取器312的信号。所述信号被示为共振器输出电压拾取信号311。共振器输出电压拾取信号311可具有处于波形342的频率的模拟波形的形式。在控制布置300中，此
信号可被分配到共振器控制模块204的各种组件，包括电压振幅检测器324及电压相位检测器326。共振器控制模块204还可包括振幅检测器320及相位检测器322，每一检测器被耦合成从电流拾取器308接收vin信号。振幅检测器320及电压振幅检测器324可用作共振器310的“粗略(gross)”调谐组件，而相位检测器322及相位检测器326用作共振器310的精细(fine)调谐组件。
30.共振器控制模块204还可包括控制模块330，控制模块330包括由模拟到数字转换器(analog to digital converter，adc)构成的总成(被示为adc总成330a)及处理电路330b，在不同的非限制性实施例中，处理电路330b可为现场可编程门阵列(field programmable gate array，fpga)的微处理器。adc总成330a可包括各种输入，所述各种输入被耦合成例如从振幅检测器320接收i
in
信号、从相位检测器322接收φ0信号、从振幅检测器324接收vd信号且从相位检测器326接收φ1信号。这些信号可由控制模块330处理，并输出到下文论述的同步模块332。
31.在此变型中，共振器控制模块204包括同步模块332，同步模块332具有被耦合成也接收共振器输出电压拾取信号311的第一输入。另外，同步模块332可包括被耦合成从数字主时钟产生器212接收数字主时钟信号211的第二输入以及被耦合成向主波形产生器210发送延迟信号215的第一输出。
32.同步模块332可确定由共振器128输出的波形(例如，共振器输出电压拾取信号31)的相位与从数字主时钟产生器212接收的数字主时钟信号211的相位之间的延迟或偏移。举例来说，同步模块332可包括过零检测器334，以确定从电压拾取器312产生的共振器输出电压拾取信号311的过零事件。同步模块332还可包括延迟测量电路336，延迟测量电路336具有从过零检测器334接收过零信号315的输入及接收数字主时钟信号211的输入。通过对这两个信号之间的相位偏移进行比较，可确定与共振器310相关联的延迟。此种延迟然后可作为延迟信号215由同步模块332报告给全局控制模块202。对于线性加速器126的每一加速级的每一共振器，可报告相似的延迟信号。因此，此种延迟可用于监控、控制及调整线性加速器126的加速级301的共振器中的每一者的操作。举例来说，延迟信号215可由全局控制模块202的主波形产生器210的专用电路(被示为时钟调整电路216)接收。时钟调整电路216然后可输出调谐信号，以使得由主波形产生器210输出到共振器128的波形342的相位可根据需要进行调整。
33.值得注意的是，在图3a所示的布置中，电压相位检测器326也被耦合成接收由主波形产生器210输出的波形342。因此，可确定发送到射频源304的波形342与在共振器128处检测到的电压波形之间的延迟或相位偏移。此种延迟构成系统时钟延迟，且由同步模块332量化，且针对共振器310被报告回全局控制模块202，且可对于每一其他加速级301针对共振器310中的每一者被报告。通过此种方式，全局控制模块202的前述组件或电路系统可确定linac的不同加速级的共振器之间的相对相位延迟。
34.控制模块330还可充当调谐电路，以基于输出电压拾取信号的相位向共振器310的共振调谐器314输出调谐信号。共振调谐器314可为例如可调整电容器或其他适合的组件等用于调整共振器310的可调整组件。
35.图3b示出时钟调整电路350的一种实施方案。时钟调整电路350包括延迟时钟产生器352，延迟时钟产生器352被耦合成从数字主时钟产生器212接收数字主时钟信号。延迟时
钟产生器352向波形数据区块354进行输出，所述区块被耦合成向数字到模拟转换器358进行输出。提供控制器356，控制器356具有向延迟时钟产生器发送第一控制信号的第一输出、向数字到模拟转换器358发送第二控制信号且向波形数据区块354发送地址信号的第二输出。数字到模拟转换器358可相应地向信号调节区块360输出模拟信号，所述区块转而向共振器及相关联共振器控制模块发送经调整的波形。
36.图4示出根据本公开一些实施例的示例性工艺流程400。在方块402处，引导离子束穿过线性加速器(linac)。离子束可例如在线性加速器的第一级处利用束缚器而作为束缚离子束被接收到线性加速器中。
37.在方块404处，在离子束经由linac传导的同时，产生主波形以控制linac的多个级处的多个共振器。主波形可作为被发送到多个射频源的模拟正弦波产生，所述多个射频源放大主波形以在多个射频共振器处产生射频功率。
38.在方块406处，将数字主时钟信号引导到与多个共振器耦合的多个共振器控制器。数字主时钟信号可以为主波形频率的整数倍的频率产生。
39.在方块408处，各别地测量由linac的多个共振器中的每一共振器输出的电压信号的相位。
40.在方块410处，接收对于多个共振器的相位延迟的报告，其中相位延迟是基于对给定共振器的电压信号的相位与数字主时钟信号的比较。
41.在方块412处，基于对电压信号的相位与数字主时钟信号的比较，可各别地调整用于输入到所述多个共振器中的给定共振器的主波形的相位。
42.综上所述，通过本文中所公开的实施例，实现了至少以下优点。第一个优点是通过提供一种确保给定射频共振器的共振被自动维持的方式来实现。第二个优点是在给定共振器处更准确地确定延迟的能力。
43.尽管本文中已阐述本公开的某些实施例，然而本公开并非仅限于此，因为本公开的范围与所属领域所将容许的范围一样广泛，且说明书可以同样的方式来理解。因此，以上说明不被解释为限制性的。所属领域中的技术人员将设想处于本公开随附权利要求的范围及精神内的其他修改。
技术特征：1.一种装置，包括：全局控制模块，所述全局控制模块包括数字主时钟产生器及主波形产生器；以及多个共振器控制模块，所述多个共振器控制模块耦合到所述全局控制模块，其中所述多个共振器控制模块中的给定共振器控制模块包括：同步模块，具有被耦合成从本地共振器接收共振器输出电压拾取信号的第一输入、被耦合成从所述数字主时钟产生器接收数字主时钟信号的第二输入以及被耦合成向所述主波形产生器发送延迟信号的第一输出。2.根据权利要求1所述的装置，其中所述主波形产生器包括模拟正弦波产生器。3.根据权利要求1所述的装置，其中所述主波形产生器包括时钟调整电路，以基于所述延迟信号迭代地调整发送到所述本地共振器的波形的相位。4.根据权利要求1所述的装置，其中所述同步模块包括过零检测器，以确定所述共振器输出电压拾取信号的过零事件，其中所述延迟信号是通过对所述过零事件与所述数字主时钟信号的比较来确定。5.根据权利要求1所述的装置，其中所述多个共振器控制模块中的给定共振器控制模块包括：相位检测器，用于接收所述共振器输出电压拾取信号，并输出所述共振器输出电压拾取信号的相位；以及调谐电路，用于基于所述输出电压拾取信号的所述相位向所述共振器的共振调谐器输出调谐信号。6.根据权利要求1所述的装置，其中所述主波形产生器包括多个时钟调整电路，其中所述多个时钟调整电路各别地耦合到所述多个共振器控制模块。7.根据权利要求1所述的装置，其中所述同步模块包括：相位检测器，所述相位检测器被耦合成从所述本地共振器接收所述共振器输出电压拾取信号，且被进一步耦合成从所述主波形产生器接收主时钟波形；以及电路系统，用于确定所述共振器输出电压拾取信号与所述主时钟波形之间的相位延迟，并向所述全局控制模块输出所述相位延迟。8.根据权利要求1所述的装置，其中由所述主波形产生器产生的波形的频率为至少10mhz且小于100mhz。9.根据权利要求1所述的装置，其中由所述数字主时钟产生器产生的数字时钟信号的频率包括第一频率，所述第一频率是第二频率的整数倍，所述第二频率对应于由所述主波形产生器产生的主波形的频率。10.一种线性加速器，包括：多个级，其中所述多个级中的给定级包括：电极总成及耦合到所述电极总成的共振器；以及共振器控制总成，耦合到所述多个级，所述共振器控制总成包括：全局控制模块，包括数字主时钟产生器及主波形产生器；以及多个共振器控制模块，耦合到所述多个级，且进一步耦合到所述全局控制模块，其中所述多个共振器控制模块中的给定共振器控制模块包括：同步模块，具有被耦合成从本地共振器接收共振器输出电压拾取信号的第一输入、被耦合成从所述数字主时钟产生器接收数字主时钟信号的第二输入以及被耦合成向所述主波形产生器发送延迟信号的第一输出。
11.根据权利要求10所述的线性加速器，其中所述主时钟波形产生器包括模拟正弦波产生器。12.根据权利要求10所述的线性加速器，其中所述主波形产生器包括时钟调整电路，以基于所述延迟信号迭代地调整发送到所述本地共振器的波形的相位。13.根据权利要求10所述的线性加速器，其中所述同步模块包括过零检测器，以确定所述共振器输出电压拾取信号的过零事件，其中所述延迟信号是通过对所述过零事件与所述主时钟信号的比较来确定。14.根据权利要求10所述的线性加速器，其中所述多个共振器控制模块中的给定共振器控制模块包括：相位检测器，用于接收所述共振器输出电压拾取信号，并输出所述共振器输出电压拾取信号的相位；以及调谐电路，用于基于所述输出电压拾取信号的所述相位向所述共振器的共振调谐器输出调谐信号。15.根据权利要求10所述的线性加速器，其中所述主波形产生器包括多个时钟调整电路，其中所述多个时钟调整电路各别地耦合到所述多个共振器控制模块。16.根据权利要求10所述的线性加速器，其中所述同步模块包括：相位检测器，所述相位检测器被耦合成从所述本地共振器接收所述共振器输出电压拾取信号，且被进一步耦合成从所述主波形产生器接收主时钟波形；以及电路系统，用于确定所述共振器输出电压拾取信号与所述主时钟波形之间的相位延迟，并向所述全局控制模块输出所述相位延迟。17.根据权利要求10所述的线性加速器，其中由所述数字主时钟产生器产生的数字时钟信号的频率包括第一频率，所述第一频率是第二频率的整数倍，所述第二频率对应于由所述主波形产生器产生的主波形的频率。18.一种离子束控制方法，包括：引导离子束穿过包括多个级的线性加速器，其中所述多个级中的给定级包括射频共振器及共振器控制模块；在所述共振器控制模块处接收数字主时钟信号；测量由所述射频共振器输出的电压信号的相位；以及根据对所述电压信号的所述相位与所述数字主时钟信号的比较，调整要发送到所述射频共振器的输入波形的相位。19.根据权利要求18所述的方法，其中所述共振器控制模块包括：同步模块，具有被耦合成接收所述电压信号的第一输入、被耦合成接收所述数字主时钟信号的第二输入以及被耦合成向主波形产生器发送延迟信号的第一输出，所述主波形产生器产生所述输入波形。20.根据权利要求19所述的方法，其中所述主波形产生器包括模拟正弦波产生器。
技术总结一种装置可包括全局控制模块，所述全局控制模块包括数字主时钟产生器及主波形产生器。所述装置还可包括耦合到全局控制模块的多个共振器控制模块。所述多个共振器控制模块中的给定共振器控制模块可包括同步模块，所述同步模块具有被耦合成从本地共振器接收共振器输出电压拾取信号的第一输入、被耦合成从数字主时钟产生器接收数字主时钟信号的第二输入以及被耦合成向主波形产生器发送延迟信号的第一输出。一输出。一输出。
技术研发人员：基斯
受保护的技术使用者：应用材料股份有限公司
技术研发日：2021.02.11
技术公布日：2022/11/1
