1.本发明涉及部件承载件和制造部件承载件的方法。
背景技术：2.在配备有一个或更多个电子部件的部件承载件的产品功能增长并且这种部件的逐步小型化以及待安装在比如印刷电路板之类的部件承载件上的或者嵌入在该部件承载件中的部件的数量增加的情况下，采用具有若干部件的日益强大的阵列状部件或封装件，该阵列状部件或封装件具有多个接触部或连接部，其中这些接触部之间的间隔越来越小。去除在操作期间由这种部件和部件承载件本身产生的热成为日益凸显的问题。同时，部件承载件应当是机械上稳定且电气上可靠的，以便即使在恶劣条件下也能够操作
3.为了将部件嵌入在层叠置件中，可以在层叠置件中形成贯穿孔并且可以通过临时承载件比如粘合带的从底侧部封闭该贯穿孔。介电层可以层压在部件和叠置件的顶部上。此后，临时承载件被释放。铜箔也可以被层压，以及/或者，可以形成有铜填充的激光过孔。然而，对所嵌入的部件进行电连接仍然是一个挑战。
技术实现要素：4.可能需要一种可简单制造且具备高可靠性的具有嵌入式部件的部件承载件。
5.根据本发明的示例性实施方式，提供了一种部件承载件，该部件承载件包括：层本体，该层本体包括至少一个电传导层结构和/或至少一个电绝缘层结构；嵌入在层本体中的部件；以及至少一个流电连接叠置件，该至少一个流电连接叠置件至少部分地在层本体的至少一个主表面的至少一部分上，其中，嵌入的部件的底部主表面和顶部主表面中的至少一者电连接到至少一个流电连接叠置件。
6.根据本发明的另一示例性实施方式，提供了一种制造部件承载件的方法，其中，该方法包括：提供包括至少一个电传导层结构和/或至少一个电绝缘层结构的层本体、将部件嵌入在层本体中、至少部分地在层本体的至少一个主表面的至少一部分上形成至少一个流电连接叠置件、以及将该至少一个流电连接叠置件电连接至嵌入的部件的底部主表面和顶部主表面中的至少一者。
7.在本技术的上下文中，术语“部件承载件”可以具体表示能够在部件承载件上和/或部件承载件中容纳一个或更多个部件以提供机械支撑和/或电连接的任何支撑结构。换言之，部件承载件可以被配置为用于部件的机械和/或电子承载件。部件承载件可以包括层压式层本体，比如层压式层叠置件。特别地，部件承载件可以是印刷电路板、有机中介层、和ic(集成电路)基板中的一者。部件承载件也可以是将上述类型的部件承载件中的不同的部件承载件组合的混合板。
8.在本技术的上下文中，术语“层本体”可以具体表示平坦或平的板状本体。例如，层本体可以是层叠置件，特别地，层本体可以是层压式层叠置件或层压件。这种层压件可以通过施加机械压力和/或热来连接多个层结构而形成。
9.在本技术的上下文中，术语“层结构”可以具体表示在同一平面内的连续层、图案化层或多个非连续的岛状件。
10.在本技术的上下文中，术语“部件”可以具体表示例如执行电子和/或热任务的嵌体。例如，该部件可以是电子部件。这种电子部件可以是有源部件，比如包括特别作为主要或基本材料的半导体材料的半导体芯片。半导体材料例如可以是iv型半导体、比如硅或锗，或者，半导体材料可以是iii-v型半导体材料、比如砷化镓。特别地，半导体部件可以是半导体芯片、比如裸芯片或模制芯片。
11.在本技术的上下文中，术语“流电连接叠置件”可以具体表示多个平面层结构的分层布置，这些层结构以一个在另一个上的方式彼此平行地形成并且设置成用于对所嵌入的部件进行电连接，其中，该叠置件至少部分地通过流电沉积形成，特别地，该叠置件至少部分地通过电镀形成。对于流电连接叠置件的一个或更多个层结构的流电沉积或电镀而言，可以使用水基溶液或电解质，该水基溶液或电解质包含待沉积为离子(例如作为溶解的金属盐)的金属。第一电极(特别是阳极)与待制造为第二电极(特别是阴极)的部件承载件的预制件之间的电场可以迫使(特别是带正电的)金属离子移动至第二电极(在特定的阴极)，在第二电极，金属离子放弃金属离子的电荷并使金属离子自身作为金属材料而沉积在部件承载件的预制件的表面上(更具体地沉积在层本体和/或所嵌入的部件的表面上)，从而形成流电连接叠置件的层。尽管流电连接叠置件的一个或更多个层结构可以通过流电沉积来形成，但是流电连接叠置件的至少一个另外的层结构可以通过另一过程(例如通过溅镀或无电沉积)形成。例如，金属种子层——该金属种子层可以用作要通过流电沉积来涂覆的部件承载件的预制件的电极——可以通过溅镀或无电沉积来形成。流电连接叠置件可以是多个平行的层的序列，特别地，流电连接叠置件可以是至少两个平行的层，更特别地，流电连接叠置件可以是至少三个平行的层。
12.根据本发明的示例性实施方式，提供了一种具有嵌入式部件(特别是有源电子)的部件承载件，其中，部件可以通过形成在部件承载件的层本体(比如层压的层叠置件)上的流电连接叠置件而被电连接，优选地，部件还可以通过直接形成在所嵌入的部件上的流电连接叠置件而被电连接。这种至少部分地电传导的流电连接叠置件因此可以以高度精确的方式(例如使用用于限定流电连接叠置件的横向限制的简单光刻过程)来形成部件承载件(比如印刷电路板)的所嵌入的部件的电连接。此外，通过流电沉积而形成的流电连接叠置件的至少一部分还可以因此以高效的方式允许在部件承载件的层本体的相反的两个主表面上形成流电连接叠置件。此外，流电沉积可以允许在较宽的范围内自由地设计流电连接叠置件的期望厚度，这允许自由调节流电连接叠置件的期望电导率和/或热导率。因此，可以提供具有优异的电气、机械和热可靠性和性能的可精确制造的部件承载件。通过这样的制造结构，还可以由至少一个流电连接叠置件提供强大的扇出能力。在示例性实施方式中，用于对所嵌入的电子部件进行电和/或热连接的过程比如激光过孔形成和/或铜箔层压可能变成是非必需的或者是可选的。
13.示例性实施方式的详细描述
14.在下文中，将对制造方法和部件承载件的另外的示例性实施方式进行说明。
15.在实施方式中，至少一个流电连接叠置件包括流电沉积的主层，流电沉积的主层例如由铜制成。例如，流电沉积的主层可以通过电镀或流电镀(galvanic plating)形成。可
以执行一个或更多个镀覆阶段，从而用于对流电沉积的主层的厚度进行调节，以及，特别可选地用于形成流电沉积的主层的多个子层。
16.在实施方式中，至少一个流电连接叠置件包括种子层。例如，种子层包括化学沉积的种子层(特别是钯基底层和在钯基底层上生长的铜层)或物理沉积的种子层(特别是溅镀的种子层)中的至少一者。这种种子层可以在形成上述流电沉积的主层期间用作可以施加电流的电极。这种种子层可以例如通过无电沉积或溅镀沉积(也称为溅镀)形成。无电镀覆(也可以表示为化学镀覆)可以指用以产生金属涂层的化学过程，该化学过程例如通过在液体浴中使金属阳离子进行自催化化学还原。溅镀可以表示为下述沉积过程：在该沉积过程中，在材料本身被高能粒子——例如等离子体或气体——轰击之后，固体材料的微观粒子从固体材料的表面喷出。特别地，种子层可以通过化学或物理沉积过程而形成。
17.在实施方式中，种子层设置在流电沉积的主层的下方。换言之，种子层可以用作电传导基极，以用于使主层流电沉积在该电传导基极上。
18.在实施方式中，至少一个流电连接叠置件包括粘合促进层，粘合促进层例如包括钛和/或铬酸盐。粘合促进层可以由提高种子层与层本体之间粘合的材料制成。提供粘合促进层可以抑制(特别是层压型)部件承载件的各个层结构的分层。
19.在实施方式中，粘合促进层布置在种子层的下方。设置粘合促进层可以使该种子层保持固定至部件承载件的其余部分。
20.在实施方式中，至少一个流电连接叠置件包括屏障层。屏障层可以被配置成用于阻止屏障层下方与屏障层上方的材料之间的氧化和/或迁移。设置屏障层特别地对于部件的半导体材料可能是有利的，并且可以防止不希望的现象、比如半导体材料的表面氧化、材料迁移到和/或迁移出半导体材料等。因此，设置屏障层可以增强所嵌入的部件的机械和化学完整性。
21.在实施方式中，屏障层设置在粘合促进层的下方，特别地，屏障层设置在部件与粘合促进层之间。同时，屏障层可以直接设置在部件上，以对部件进行适当的保护。
22.在实施方式中，至少一个流电连接叠置件具有矩形横截面。特别地，流电连接叠置件可以通过大致竖向的侧壁横向地界定在层本体和/或部件的一个主表面或相反的两个主表面上，该大致竖向的侧壁可以例如通过使连续的流电连接叠置件的层序列图案化而被限定。例如，图案化可以通过施加图案化的光刻掩模然后进行蚀刻来完成。因此，流电连接叠置件的设置可以具体地被限制于部件承载件的下述表面区域：该表面区域与待冷却的所嵌入的部件的主表面有关、与待电接触的所嵌入的部件的垫有关、以及/或者与层本体的表面部分有关，在该表面部分处，流电连接叠置件的被横向限制的部分接触延伸穿过层本体的介电材料的电传导的竖向贯穿连接部。这种对流电连接叠置件的横向限制部进行光刻限定可以允许在空间上以精确且简单的方式定义流电连接叠置件的功能。
23.部件的底部主表面和层本体的底部主表面可以是共面的，即，部件的底部主表面和层本体的底部主表面可以位于同一平面内。附加地或替代性地，部件的顶部主表面和层本体的顶部主表面可以是共面的，即，部件的顶部主表面和层本体的顶部主表面可以位于同一平面内。这促进了部件承载件的紧凑设计。
24.除了竖向贯穿连接部，嵌入有部件的层本体可以是纯的电介质。这种实施方式的唯一需要的电传导连接结构是竖向贯穿连接部、以及位于层本体上方和下方的流电连接叠
置件。
25.在实施方式中，至少一个流电连接叠置件包括位于层本体的相反的两个主表面上的镜像对称的层序列，层序列可以同时存在。例如，每个流电连接叠置件的最外层可以是流电沉积的主层，随后是种子层和粘合促进层。相反的两个主表面的这种镜像对称的层序列可以允许通过同时的层形成过程并且因此以高效的方式在相反的主表面上制造流电连接叠置件。然而，屏障层可能只需要位于部件承载件的相反的主表面中的一个主表面上，即，屏障层可能只需要位于部件承载件的设置有嵌入的部件的暴露的半导体材料的主表面上。在包括垫的半导体部件的主表面上，可以设置保护层(保护层例如由聚酰亚胺制成)，保护层使得屏障层在该侧部上不是必须的。
26.在实施方式中，至少一个流电连接叠置件被横向限制在部件的主表面上且位于设置有部件的至少一个垫的区域内。如果在部件的一个主表面上设置有多于一个的垫，则可以限定流电连接叠置件的多个横向限制并由此电分离的部分。流电连接叠置件的相应部分的这种横向限制可以允许在空间上定义流电连接叠置件的被指定的功能。
27.在实施方式中，部件的设置有部件的至少一个垫的主表面是底部主表面。因此，所嵌入的部件可以被设置成面向下。这样做的优点是：例如当使用附接至部件的底侧部的临时承载件来制造部件承载件时，不需要在底侧部上执行使垫暴露的额外过程。替代性地，所嵌入的部件可以被设置成面向上，即，其中一个或更多个垫位于部件的上主表面上。在又一实施方式中，所嵌入的部件可以在该部件的相反的两个主表面中的每个主表面上具有垫。在这种情况下，流电连接叠置件的相应的横向限制的部分可以设置在部件的相反的两个主表面中的每个主表面上以用于接触所有垫。在以上所提及的情况下，例如，位于底侧部上的一个或更多个垫也可以被流电连接叠置件的至少一个横向限制的部分接触，而位于顶侧部上的一个或更多个垫可以被填充有金属的过孔(特别是填充有铜的激光过孔)接触。
28.在实施方式中，至少一个流电连接叠置件覆盖部件的没有设置部件的垫的整个主表面。非常有利地，部件的非电活性主表面可以被流电连接叠置件完全覆盖，例如，在部件的整个主表面上被流电连接叠置件完全覆盖。在这种实施方式中，所述流电连接叠置件可以用于从所嵌入的部件去除热，即用于冷却。流电连接叠置件也可以被配置成用于进行热散布，例如，流电连接叠置件也可以被配置成用于在每个方向上的45
°
角范围内进行热散布。因此，流电连接叠置件可以实现双重功能，即，在一个侧部上，对所嵌入的部件的垫进行电连接，以及，在相反的侧部上，将部件承载件在部件承载件操作期间产生的热去除。因此，可以通过全表面热去除的流电连接叠置件而从所嵌入的部件适当地去除热来抑制热应力。
29.在实施方式中，覆盖部件的非电活性主表面(即，没有垫)的至少一个流电连接叠置件横向突出超出部件的该主表面。在这种情况下，可以通过增加流电连接叠置件的热去除材料来进一步抑制直接设置在所嵌入的部件的非电活性主表面上的流电连接叠置件的热去除能力。此外，使流电连接叠置件横向延伸超出所嵌入的部件的横向限制还可以允许改善在部件承载件上的热分布，特别地，还允许热从所嵌入的部件侧向地散布。
30.在实施方式中，至少一个电传导层结构包括至少一个竖向贯穿连接部，该竖向贯穿连接部竖向地延伸穿过整个层本体，即，该竖向贯穿连接部完全在层本体的相反的主表面之间延伸。特别地，至少一个竖向贯穿连接部可以电连接到至少一个流电连接叠置件中的至少一者，特别地，至少一个竖向贯穿连接部可以在层本体的相反的两个主表面处电连
接到至少一个流电连接叠置件中的至少一者。例如，可以在层本体中形成有一个或更多个贯穿孔，层本体例如可以是介电芯部。贯穿孔的形成可以例如通过机械钻孔或激光钻孔来完成。贯穿孔然后可以由电传导材料比如铜例如通过镀覆来填充。替代性地，金属制竖向贯穿连接部也可以是金属柱、例如是铜柱。非常有利地，延伸穿过层本体的电传导的竖向贯穿连接部可以在层本体的一个主表面或相反的两个主表面上被流电连接叠置件接触。这可以允许形成具有大致为i形形状的横截面视图的电传导连接结构。
31.在实施方式中，至少一个流电连接叠置件中的至少一者提供了热散布结构，特别地，至少一个流电连接叠置件中的至少一者提供了45
°
热散布结构。更具体地，流电连接叠置件可以设置在所嵌入的部件的一个主表面上，使得由部件产生的热在下述空间范围被流电连接叠置件移除：该空间范围与在具有
±
45
°
或更大的敞开角的锥形或截头圆锥形的区域内出现的热流相对应。
32.在实施方式中，层本体包括芯部，该芯部包括完全固化的介电材料。在本技术的上下文中，术语“芯部”可以具体表示用于部件承载件的刚性板结构，该部件承载件包括优选地完全固化的介电本体(比如中央板)，该介电本体可以可选地在介电本体的一个或相反的两个主表面上覆盖有相应的电传导层结构、比如图案化金属层。例如，介电本体可以包括树脂(例如环氧树脂)和增强颗粒(例如玻璃纤维或玻璃球体)，并且介电本体可以例如是fr4。可选地，芯部的相反的两个主表面可以通过竖向贯穿连接部彼此电耦接，竖向贯穿连接部比如为铜镀覆的激光过孔、或机械钻出且铜镀覆的过孔。更具体地，部件承载件比如印刷电路板(pcb)的芯部可以是刚性的基部材料，该基部材料可选地在一个侧部或两个侧部上通过铜层压。这种芯部可以用于制造单面板和双面板，但也可以用于生产多层部件承载件(特别是pcb)。
33.部件可以嵌入在芯部中(参见图2至图18的实施方式)。在替代性实施方式中，部件可以嵌入在无芯的部件承载件中(参见图19至图29的实施方式)。
34.在实施方式中，部件的至少一部分被至少一个电绝缘层结构中的至少一者直接包围，所述至少一个电绝缘层结构被功能化为用于缓冲应力的缓冲结构。优选地，缓冲结构包括杨氏模量值低于8gpa、特别地低于3gpa、更特别地低于1gpa的材料，或者，缓冲结构由杨氏模量值低于8gpa、特别地低于3gpa、更特别地低于1gpa的材料构成。这种材料可以用作机械缓冲结构，即，用作机械上相对挠性或弹性的电绝缘结构。这可以使所述材料非常适于(特别是直接地)围绕部件承载件的所嵌入的部件。例如在热应力的情况下，这种机械缓冲结构可以具有局部减小的杨氏模量值并且因此可以用作机械阻尼或力平衡结构。因此，当将部件嵌入在较低杨氏模量的电介质中时，可以获得极好的结果。介电缓冲结构可以具有比部件承载件的至少一个电绝缘层结构的任何其他介电材料更低的杨氏模量值。
35.在实施方式中，所述至少一个流电连接叠置件具有硬度梯度，硬度梯度具有从层压层本体朝向部件承载件的外侧部减小的硬度。例如，直接布置在层本体上或靠近层本体布置的屏障层和/或粘合促进层可以比位于外部的流电沉积主层更硬，位于外部的流电沉积主层更软和/或具有可塑性变形的特性。事实证明，部件承载件的竖向方向上的对应空间刚度梯度提高了部件承载件整体的机械完整性，并且抑制了诸如分层和翘曲的人为现象。
36.在实施方式中，嵌入的部件的底部主表面和顶部主表面中的至少一者是与所述至少一个流电连接叠置件直接物理接触的。因此，可以在嵌入部件与流电连接叠置件之间形
成直接的机械接触。
37.在实施方式中，层本体是层压件，即通过机械压力和/或热的施加而互连的层序列。
38.在实施方式中，部件包括至少一个垫，所述至少一个垫是由所述至少一个流电连接叠置件中的至少一个流电连接叠置件的至少一部分构成的。因此，可以在层本体中嵌入无垫部件并通过在无垫部件上施加流电连接、特别是在将部件嵌入在层本体中之后在无垫部件上施用流电连接来形成无垫部件的垫。
39.在实施方式中，所述至少一个流电连接叠置件中的布置在部件的主表面处的至少一个垫上的至少一个流电连接叠置件形成再分布结构。这种再分布结构可以在紧接于嵌入部件下方的平面中重新分布电连接布线，并且可以由此提供在所述平面内分布电信号和/或电力的迹线、引线和/或其他电路。例如，再分布结构可以包括扇出结构和/或扇入结构。再分布结构或层可以被构造为平坦的(或至少基本上平坦的)图形化的流电连接叠置件。
40.在实施方式中，所述至少一个流电连接叠置件中的至少一个流电连接叠置件在部件的主表面上延伸且在横向上延伸超过部件，并且具有包括波状结构的部分，例如横向端部部分(比如在横向上延伸超过部件的部分)。特别地，流电连接叠置件的在横向上突出超过部件的侧壁的这种波状部分可以形成有具有波形状的至少一个凹口。事实证明，波状结构可以保护部件承载件的电迹线免受刮擦和机械损坏，并且可以缓冲由部件承载件的材料的cte(热膨胀系数)失配所引发的张力。
41.然而，应提及的是，波状结构不一定必须是靠近部件的横向端部部分，而是也可以连接远离部件的任何其他垫。因此，迹线还可以行进跨过腔侧壁。更一般地，流电连接叠置件的包括波状结构的部分可以延伸超过部件的主表面并且可以电连接至背向部件的另一电传导元件，比如垫。换言之，波状部分可以在部件与所述电传导元件之间横向延伸。
42.在实施方式中，波状结构的竖向波幅值在介于1μm至20μm的范围内，特别是在介于2μm至10μm的范围内。特别地，具有所提及尺寸的波状结构的凹口可以适当地缓冲应力。
43.在实施方式中，部件承载件包括介电支架，该介电支架与嵌入的部件的侧壁以及底部主表面和顶部主表面的连接部分相接合。例如，所述介电支架的横截面可以是大致c形的。有利地，通过介电支架将嵌入的部件在横向上锚定、夹持或抓紧可以提高稳定性并且可以有助于表面调平。
44.在实施方式中，介电支架沿着部件的整个周向部与侧壁和连接部分接合。因此，支架可以是将部件完全在周向上锚定、抓紧或夹持的环形结构。于是可以实现优异的稳定性。
45.在实施方式中，介电支架的至少部分是用于对应力进行缓冲的缓冲结构，其中，特别地，缓冲结构包括具有低于8gpa、特别地低于3gpa、更特别地低于1gpa的杨氏模量值的材料，或者，缓冲结构由具有低于8gpa、特别地低于3gpa、更特别地低于1gpa的杨氏模量值的材料构成。这种材料可以用作挠性或弹性缓冲结构，例如在热应力的情况下用作机械阻尼或力平衡结构。
46.在实施方式中，嵌入的部件的底部主表面的被所述至少一个流电连接叠置件中的一个流电连接叠置件覆盖的部分为至少60％。换言之，部件的底部主表面的被流电连接叠置件覆盖的部分面积除以部件的底部主表面的整个面积可以为至少60％。附加地或替代性地，嵌入的部件的顶部主表面的被所述至少一个流电连接叠置件中的一个流电连接叠置件
覆盖的部分为至少90％，特别地为100％。换言之，部件的顶部主表面的较大部分或甚至整个区域可以被流电连接叠置件覆盖。可实现的高铜覆盖率可以确保部件的可靠流电连接并且可以有效地有助于热移除。此外，这种高铜覆盖率可以有助于有效屏蔽部件承载件内的电磁辐射。
47.表面的粗糙度可以定义为并且可以测量为中心线平均高度ra。ra是轮廓到中心线的所有距离的算术平均值。然而，表面的粗糙度也可以定义为并且可以测量为平均粗糙度深度rz。rz可以在从平均线的方向上从粗糙度曲线采样参考长度时确定，并且可以表示该采样部分上的顶部轮廓峰线与底部轮廓谷线之间的距离，该距离是在粗糙度曲线的纵向方向上测量的(例如，可以通过对五个单独的测量路径进行平均来确定rz)。例如，粗糙度ra和rz的测量或确定可以根据din en iso 4287:2010来进行。
48.在实施方式中，嵌入的部件的顶部主表面的(例如，当部件实施为硅芯片时，部件的硅表面的)粗糙度ra在介于20nm至130nm的范围内，以及/或者，嵌入的部件的顶部主表面的粗糙度rz在介于200nm至1500nm的范围内。附加地或替代性地，位于部件的主表面处的至少一个垫的粗糙度ra在介于20nm至130nm的范围内，以及/或者，位于部件的主表面处的至少一个垫的粗糙度rz在介于500nm至1500nm的范围内。附加地或替代性地，位于部件的主表面处的电绝缘保护层(特别是围绕垫的电绝缘保护环)的粗糙度ra在介于10nm至40nm的范围内，以及/或者，位于部件的主表面处的电绝缘保护层的粗糙度rz在介于50nm至250nm的范围内。有利地，所提及的粗糙度值可以确保所施用的(特别是所溅射的)粘合促进剂和/或种子层的均匀沉积。这可以可靠地防止诸如分层和翘曲的不希望的现象。
49.在实施方式中，部件包括至少一个周向上闭合的电绝缘保护层(特别是围绕垫的电绝缘保护环)，例如，所述至少一个周向上闭合的电绝缘保护层具有围绕着位于部件的主表面处的至少一个垫的阶梯状结构。例如，这种电绝缘保护层可以形成部件的一部分并且可以围绕部件上的相应金属垫。优选地，这种电绝缘保护层可以由聚酰亚胺制成。特别地，当形成有对部件的垫进行围绕的阶梯状环形结构时，电绝缘保护层可以用作将嵌入的部件锚定在周围的叠置件材料中的脚部或底部侧突出部。
50.在实施方式中，部件包括位于部件的主表面处且形成有至少一个突出的锚定脚的至少一个电绝缘保护层。特别地可以向下突出的这种锚定脚可以将嵌入的部件锚定在部件承载件的周围材料中以抑制分层。
51.在实施方式中，该部件包括至少一个垫，所述至少一个垫连接至所述至少一个流电连接叠置件中的至少一个流电连接叠置件并且具有为圆形或非圆形、特别是矩形的形状。至于垫的结构，其可以形成为具有任何形状，比如方形的垫。有利地，这种垫可以通过所描述的方法使用溅射而连接在同一水平上。
52.在实施方式中，部件包括连接至所述至少一个流电连接叠置件中的至少一个流电连接叠置件的多个垫，其中，垫中的至少两个垫是通过所述至少一个流电连接叠置件的一部分而彼此电连接的。有利地，可以通过将多个垫金属化在一起来对多个垫进行结合(参见图30，附图标记120’，其中四个垫被施用在其上的金属膜覆盖并相应地连接，或者参见图36)。
53.在实施方式中，将部件嵌入包括：将部件临时附接在临时承载件上，以及，在完成部件承载件的制造之前将临时承载件移除。例如，这样的临时承载件可以是粘性带或片，该
粘性带或片可以在将组装的部件嵌入在叠置件或芯部的通孔中之后移除。临时承载件临时限定部件在正制造的部件承载件内的位置并且提供临时稳定性直到通过层压实现永久稳定性为止。然后可以将临时承载件与部件承载件或部件承载件的预制件分离。
54.在实施方式中，临时承载件的附接表面的表面能的极性分量小于10mn/m，特别是小于或等于5mn/m。极性分量是临时承载件的表面材料的表面自由能的由于极性相互作用而产生的分量。在实施方式中，临时承载件的附接表面的表面能的色散分量在介于15mn/m至30mn/m的范围内，特别是在介于20mn/m至25mn/m的范围内。色散(或色散性)分量是临时承载件的表面材料的表面自由能的由于色散性相互作用而产生的分量。在实施方式中，临时承载件的附接表面的总表面能(即，特别是表面能的极性分量和色散分量的总和)在介于15mn/m至40mn/m的范围内，特别是在介于21mn/m至26mn/m的范围内。所提及的材料选择可以促进所组装的部件与临时承载件之间的粘合，以避免部件在加工期间的滑动和移位。
55.在实施方式中，临时承载件的材料的挠曲强度在介于0.1mpa至5mpa的范围内，特别是在介于0.4mpa至1.2mpa的范围内。在本技术的上下文中，术语“挠曲强度”(其也可以表示为断裂模量、弯曲强度或横向断裂强度)可以表示这样的材料特性，该特性定义了在挠曲试验中紧接于材料屈服之前材料中的应力。横向弯曲试验可以用于确定挠曲强度，其中使用三点挠曲试验技术使具有圆形或矩形横截面的试样弯曲直至断裂或屈服。用于实现上述挠曲强度值的材料选择可以避免临时承载件上的褶皱和所组装部件的倾斜。
56.在下文中，将对根据示例性实施方式的可以用于将部件嵌入在层本体中的不同嵌入技术进行说明：
57.在实施方式中，制造部件承载件的方法包括：将部件嵌入在层本体(特别是层叠置件)的开口中，其中，在嵌入期间，开口至少在底侧被粘性层临时封闭(参见图2至图18的实施方式)。在本技术的上下文中，术语“粘性层(sticky layer)”可以特别地表示具有粘合表面的带、膜、箔、片或板。在使用中，粘性层可以用于粘合至层本体的主表面以封闭延伸穿过层本体的开口。待嵌入的部件可以粘合至粘性层，以用于限定部件在开口中的位置并且因此限定部件相对于层本体的位置。当在完成部件承载件的制造之前将粘性层从层本体移除时，粘性层可以被表示为临时承载件。然而，在其他实施方式中，粘性层可以形成容易制造的部件承载件的一部分。通过在嵌入过程中将部件粘合在粘性带上，可以显着提高部件嵌入的空间精度。
58.在另一实施方式中，该方法包括：将部件安装在层结构中的至少一个层结构上或安装在临时承载件上；以及此后用层结构或用层结构中的另外的层结构对部件进行覆盖，其中，所述层结构中的至少一个层结构设置有容置部件的开口。例如，相应的层结构的开口可以作为通孔切入相应的层结构中。另外，替代性地，还可以用可流动介质比如树脂对附接至临时承载件或一层或更多层结构的部件进行覆盖。关于这些实施方式，还可以参照图19至图29的实施方式。
59.在又一实施方式中，该方法包括：在层本体中嵌入释放层；此后通过移除层本体的在底侧由释放层界定的部段而在层本体中形成开口；以及此后将部件容置在开口中。例如，这样的释放层可以由相对于周围的层本体材料表现出较差粘合特性的材料制成。例如，用于释放层的合适材料是聚四氟乙烯(ptfe、特氟隆(teflon))或蜡状化合物。该方法可以包括：在层本体中形成周向切割槽，该周向切割槽延伸直至释放层以由此将该部段与层本体
的其余部分分开。切割所述槽可以例如通过激光钻孔或机械钻孔来完成。
60.在另一实施方式中，该方法包括：通过锣板成型(routing)(优选地深度锣板成型)在层本体中形成开口；以及此后将部件容置在锣板成型层本体的底表面上并容置在开口中。锣板成型是一种精确限定盲孔型开口以用于随后容置部件的适当且简单的机制。
61.在实施方式中，层本体包括至少一个电绝缘层结构和至少一个电传导层结构的叠置件。例如，部件承载件可以是特别是通过施加机械压力和/或热能而形成的所提及的电绝缘层结构和电传导层结构的层压件。所提及的叠置件可以提供能够为另外的部件提供大安装表面并且仍然非常薄且紧凑的板状部件承载件。
62.在实施方式中，部件承载件成形为板。这有助于紧凑的设计，其中，尽管如此，部件承载件仍为该部件承载件上的安装部件提供大的基部。此外，特别地，作为嵌入的电子部件的示例的裸晶片(die)由于该裸晶片的厚度小而可以方便地嵌入到薄板、比如印刷电路板中。
63.在实施方式中，部件承载件被构造为印刷电路板、基板(特别是ic基板)和中介层中的一者。
64.在本技术的上下文中，术语“印刷电路板”(pcb)可以特别地表示通过例如通过施加压力和/或通过热能的供给而将多个电传导层结构与多个电绝缘层结构进行层压而形成的板状部件承载件。作为用于pcb技术的优选材料，电传导层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料、或fr4材料。可以通过例如通过激光钻孔或机械钻孔形成穿过层压件的孔并且通过用电传导材料(特别是铜)对这些孔进行部分或完全地填充从而形成过孔或任何其他通孔连接部，使得各个电传导层结构可以以期望的方式彼此连接。经填充的孔或者连接整个叠置件(延伸穿过多个层或整个叠置件的通孔连接部)，或者，经填充的孔连接至少两个电传导层，被称为过孔。类似地，可以穿过叠置件的各个层形成光学互连部，以接收电光电路板(eocb)。除了可以嵌入在印刷电路板中的一个或更多个部件以外，印刷电路板通常被构造成用于将一个或更多个部件容置在板状印刷电路板的一个表面或相反的两个表面上。所述一个或更多个部件可以通过焊接而连接至相应的主表面。pcb的介电部分可以由具有增强纤维(比如，玻璃纤维)的树脂构成。
65.在本技术的上下文中，术语“基板”可以特别地表示小的部件承载件。相对于pcb而言，基板可以是相对较小的部件承载件，该部件承载件上可以安装一个或更多个部件并且该部件承载件可以用作一个或更多个芯片与另外的pcb之间的连接介质。例如，基板可以具有与待安装在该基板上的部件(特别是电子部件)大致相同的尺寸(例如，在芯片级封装(csp)的情况下)。更具体地，基板可以理解为这样的承载件：用于电连接件或电网的承载件、以及与印刷电路板(pcb)相当但具有相当高密度的侧向和/或竖向布置的连接件的部件承载件。侧向连接件例如是传导通道，而竖向连接件可以是例如钻孔。这些侧向连接件和/或竖向连接件布置在基板内并且可以用于提供已容置部件或未容置部件(比如裸晶片)、特别是ic芯片与印刷电路板或中间印刷电路板的电连接、热连接和/或机械连接。因此，术语“基板”还包括“ic基板”。基板的介电部分可以由具有增强颗粒(比如，增强球状件，特别是玻璃球状件)的树脂构成。
66.基板或中介层可以包括至少一层以下各者或由至少一层以下各者构成：玻璃；硅(si)；和/或感光的或可干法蚀刻的有机材料、如环氧基积层材料(比如，环氧基积层膜)；或
者聚合物化合物(聚合物化合物可以包括或可以不包括光敏和/或热敏分子)、如聚酰亚胺或聚苯并恶唑。
67.在实施方式中，至少一个电绝缘层结构包括下述各者的组中的至少一者：树脂或聚合物(诸如环氧树脂、氰酸酯树脂、苯并环丁烯树脂、双马来酰亚胺-三嗪树脂)、聚亚苯基衍生物(例如基于聚苯醚、ppe)、聚酰亚胺(pi)、聚酰胺(pa)、液晶聚合物(lcp)、聚四氟乙烯(ptfe)和/或其组合。也可以使用例如由玻璃(多层玻璃)制成的增强材料、诸如网状物、纤维或球体或其他种类的填充物颗粒，以形成复合物。与增强剂结合的半固化树脂、例如用上述树脂浸渍的纤维称为预浸料。这些预浸料通常以所述预浸料的对所述预浸料的阻燃特性进行描述的特性命名，例如fr4或fr5。尽管预浸料、特别地fr4对于刚性pcb而言通常是优选的，但是也可以使用其他材料，特别地使用环氧基积层材料(比如积层膜)或可光成像的电介质材料。对于高频应用，诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂之类的高频材料可能是优选的。除了这些聚合物之外，低温共烧陶瓷(ltcc)或其他低的dk材料、非常低或超低的dk材料可以作为电绝缘结构应用于部件承载件中。
68.在实施方式中，至少一个电传导层结构包括下述各者的组中的至少一者：铜、铝、镍、银、金、钯、钨和镁。尽管铜通常是优选的，但是其他的材料或其涂覆变型、特别是分别涂覆有超导电材料或导电聚合物、比如石墨烯或聚(3,4-亚乙基二氧噻吩)(pedot)也是可以的。
69.至少一个另外的部件可以嵌入在部件承载件中和/或可以表面安装在部件承载件上。部件和/或至少一个另外的部件可以选自包括以下各者的组：不导电的嵌体、导电的嵌体(比如金属嵌体，优选地包括铜或铝)、热传递单元(例如热管)、光导引元件(例如光波导或光导体连接件)、电子部件或其组合。嵌体可以是例如具有或不具有绝缘材料涂覆件(ims-嵌体)的金属块，该金属块可以出于促进散热的目的而被嵌入或表面安装。合适的材料是根据其导热率而限定的，导热率应为至少2w/mk。这种材料通常基于但不限于金属、金属氧化物和/或陶瓷，例如铜、氧化铝(al2o3)或氮化铝(aln)。为了增加热交换能力，也经常使用具有增加表面积的其他几何形状。此外，部件可以是有源电子部件(具有实施的至少一个p-n结)、诸如电阻器、电感器或电容器之类的无源电子部件、电子芯片、存储设备(例如dram或其他数据存储器)、滤波器、集成电路(比如现场可编程门阵列(fpga)、可编程阵列逻辑(pal)、通用阵列逻辑(gal)和复杂可编程逻辑设备(cpld))、信号处理部件、电源管理部件(比如场效应晶体管(fet)、金属氧化物半导体场效应晶体管(mosfet)、互补金属氧化物半导体(cmos)、结型场效应晶体管(jfet)或绝缘-栅极场效应晶体管(igfet)，均基于半导体材料、比如碳化硅(sic)、砷化镓(gaas)、氮化镓(gan)、氧化镓(ga2o3)、砷化铟镓(ingaas)和/或任何其他合适的无机化合物)、光电接口元件、发光二极管、光电耦合器、电压转换器(例如dc/dc转换器或ac/dc转换器)、密码部件、发送器和/或接收器、机电转换器、传感器、致动器、微机电系统(mems)、微处理器、电容器、电阻器、电感器、电池、开关、相机、天线、逻辑芯片和能量收集单元。然而，其他部件可以嵌入在部件承载件中。例如，磁性部件可以用作组件。这种磁性部件可以是永磁部件(比如铁磁元件、反铁磁元件、多铁磁元件或亚铁磁元件，例如铁氧体芯)或者可以是顺磁元件。然而，部件也可以是ic基板、中介层或另外的例如呈板中板构型的部件承载件。部件可以表面安装在部件承载件上和/或可以嵌入在部件承载件内部。此外，也可以使用其他部件、特别是产生和发射电磁辐射和/或对从环境传播
的电磁辐射敏感的那些部件来作为部件。
70.在实施方式中，部件承载件是层压型部件承载件。在这种实施方式中，部件承载件是通过施加压力和/或热而被叠置并且连接在一起的多层结构的复合物。
71.在对部件承载件的内部层结构进行加工之后，可以用一个或更多个另外的电绝缘层结构和/或电传导层结构(特别是通过层压)将经加工的层结构的一个主表面或相反的两个主表面对称地或不对称地覆盖。换句话说，可以持续堆叠，直到获得期望的层数为止。
72.在具有电绝缘层结构和电传导层结构的叠置件的形成完成之后，可以对所获得的层结构或部件承载件进行表面处理。
73.特别地，在表面处理方面，可以将电绝缘的阻焊剂施加至层叠置件或部件承载件的一个主表面或相反的两个主表面。例如，可以在整个主表面上形成比如阻焊剂并且随后对阻焊剂的层进行图案化以使一个或更多个电传导表面部分暴露，所述一个或更多个电传导表面部分将用于使部件承载件电耦合至电子外围件。部件承载件的用阻焊剂保持覆盖的表面部分、特别是包含铜的表面部分可以被有效地保护以防氧化或腐蚀。
74.在表面处理方面，还可以选择性地将表面处理部施加至部件承载件的暴露的电传导表面部分。这种表面处理部可以是部件承载件的表面上的暴露的电传导层结构(比如，垫、传导迹线等，特别是包括铜或由铜组成)上的电传导覆盖材料。如果不对这种暴露的电传导层结构进行保护，则暴露的电传导部件承载件材料(特别是铜)会被氧化，从而使部件承载件的可靠性较低。此外，表面处理部可以形成为例如表面安装部件与部件承载件之间的接合部。表面处理部具有保护暴露的电传导层结构(特别是铜电路)的功能，并且表面处理部可以例如通过焊接而实现与一个或更多个部件的接合过程。用于表面处理部的合适材料的示例是有机可焊性防腐剂(osp)、非电镍浸金(enig)、非电镍浸钯浸金(enipig)、金(特别地是硬金)、化学锡、镍金、镍钯等。
75.本发明的以上限定的方面和其他方面通过将在下文中描述的实施方式的示例变得明显并且参照这些实施方式的示例进行说明。
附图说明
76.图1示出了根据本发明的示例性实施方式的部件承载件的横截面图。
77.图2至图18示出了根据本发明的示例性实施方式的在执行图18中所示的制造部件承载件的方法期间所获得的结构的横截面图。
78.图19至图29示出了根据本发明的另一示例性实施方式的在执行制造图29中所示的部件承载件的方法期间所获得的结构的横截面图。
79.图30示出了根据本发明的示例性实施方式的部件承载件的一部分的仰视图。
80.图31示出了根据本发明的示例性实施方式的部件承载件的横截面图。
81.图32示出了根据本发明的示例性实施方式的部件承载件的细节的仰视图。
82.图33示出了根据本发明的示例性实施方式的部件承载件的横截面图。
83.图34和图35示出了在制造根据本发明的示例性实施方式的部件承载件期间所获得的结构的横截面图。
84.图36示出了嵌入在根据本发明的示例性实施方式的部件承载件中的部件的仰视图。
85.图37示出了在制造根据本发明的示例性实施方式的部件承载件期间所获得的结构的横截面图。
具体实施方式
86.附图中的图示是示意性的。在不同的附图中，相似或相同的元件具有相同的附图标记。
87.在参照附图之前，将更详细地描述示例性实施方式，将基于已经开发了本发明的示例性实施方式来总结一些基本考虑。
88.常规地，嵌入式部件封装件用单侧部件连接件来制造。这可能会限制所制造的部件承载件的整体功能，并且尤其会限制所制造的部件承载件的对于电力封装件而言的使用。对于电力应用，常规的部件承载件可能在热性能和载流量方面受到限制，以及/或者可能受到精度和材料限制。
89.根据本发明的示例性实施方式，提供了一种部件承载件，其中，嵌入在层本体(特别是层压式层叠置件)中的部件(特别是半导体芯片，例如功率半导体芯片)连接至一个主表面或相反的两个主表面上的流电连接叠置件。
90.例如，这种流电连接叠置件可以在一个主表面上、例如在底侧上提供扇出功能。为了实现这一点，可以在半导体芯片类型部件的一个或更多个垫上、特别是在所提及的底侧上选择性地形成有流电连接叠置件。流电连接叠置件可以在嵌入式部件的顶侧上例如提供热移除功能。为此目的，可以使嵌入式部件的整个主表面与热移除用流电连接叠置件热接触。替代性地，可以提供在相反的两个主表面上具有垫的部件，其中，这些垫可以通过形成在相反的主表面中的每个主表面上的流电连接叠置件来电连接。在又一实施方式中，可以在部件的一个主表面或相反的两个主表面上形成一个或更多个垫来作为流电连接叠置件，以使得流电连接叠置件可以体现为流电连接垫。所有的这些实施方式也可以进行组合。
91.例如，一个或多个流电连接叠置件可以包括溅射的或化学形成的种子层(例如包括钛和/或铜)，在该种子层上可以形成流电沉积的主层(例如通过流电处理形成的电铜层)。此外，可以提供具有屏障层(例如由氮化钛制成)的流电连接叠置件，以用于将部件(特别是部件的半导体表面材料)与种子层分离。
92.本发明的示例性实施方式的制造架构可以允许将嵌入式(特别是有源电子)部件的一个主表面或相反的两个主表面与流电连接叠置件相连接。这可以允许以高精度建立嵌入式部件的电连接部和/或热连接部，并且允许用于促进适当的电性能和可靠性并且还允许用于促进热性能和可靠性。特别有利的是，部件使用呈流电连接叠置件形式的种子层和流电层系列的连接部提供了选择部件的垫材料的较高自由度。这种制造架构可以有利地应用为用于制造诸如印刷电路板(pcb)之类的部件承载件的任何层概念。
93.有利地，还可以形成有延伸通过层本体(特别是完全固化的芯)的电传导竖向贯通连接部，该电传导竖向贯通连接部用于将信号路径从电子部件的底侧重新分配至顶侧。更有利地，这种竖向贯通连接部可以通过上述一个或更多个流电连接叠置件来电耦接在层本体的一个主表面或相反的两个主表面上。
94.根据本发明的示例性实施方式，前侧上的高精度流电光刻部件连接部可以与全表面背侧部件连接部相结合，以用于极好的热传递和高电流部件源。这种不同连接技术的混
合使用提供了将几乎任何类型的部件嵌入的机会，并且有助于提供简单且精确的嵌入过程。特别地，可以对于具有高输入/输出计数和/或高输入/输出密度的部件而言实施扇出架构。此外，可以实现低封装电阻，并且极好的热传递可以使部件承载件适用于电力应用。非常有利地，可以使得以pcb型部件承载件的形式在一个嵌入式封装件中将精确的扇出概念与全表面部件连接部结合起来成为可能。
95.本发明的示例性实施方式具有以下优点：首先，在输入/输出计数密度方面基本上没有部件设计限制。此外，本发明的示例性实施方式提供了以下可能性：通过流电光刻过程使部件垫扩大，以使下一层的高密度集成(hdi)连接部的配准(registration)公差增加。此外，示例性实施方式可以通过提供流电部件背侧连接部来提供主动的热传递管理。除此之外，由于更高的可能的输入/输出密度，示例性实施方式可以减少部件的占地面积。本发明的示例性实施方式特别适合于高频(hf)应用，因为使用了pvd(物理气相沉积)溅射技术或其他层沉积技术，而不是使用粗糙的基部铜箔。鉴于趋肤效应，这可以使处于高频的损耗减少。此外，根据本发明的示例性实施方式制造的部件承载件可以具有显着减小的厚度并且因此可以以较高的紧凑性和较少的努力进行制造。此外，示例性实施方式实现了具有适当热传递的直接扇出架构。
96.有利地，本发明的示例性实施方式可以提供将高密度扇出概念与全表面部件连接部结合在一个嵌入式封装件中的部件承载件。
97.在实施方式中，可以避免预浸料与部件铜之间的接合部，以使得可以抑制分层。此外，用于对层压式部件承载件中的部件进行电连接的激光过程可以是可省去的，使得不会发生部件钝化层的热损坏。此外，本发明的示例性实施方式提供了以下可能性：通过光结构化过程(例如，当执行减材或半增材制造过程时)产生部件垫扩大，以使后续层上的hdi连接部的配准公差增加。除此之外，通过创建pvd和流电全表面部件连接部可以保证极好的热传递。示例性实施方式特别适合于hf应用，因为实施了(特别是pvd)溅射技术，而不是使用容易产生显着高频信号损失的粗糙铜箔。此外，可以获得具有特别是在竖向方向上高度紧凑的一个或多个嵌入式部件的部件承载件。因此，示例性实施方式特别地可以与高电力应用、高频应用、扇出应用和传感器应用兼容。
98.本发明的示例性实施方式能够实现与全表面前侧部件连接部相结合的高精度流电光刻背侧部件连接部。根据本发明的示例性实施方式的制造架构给予了嵌入几乎任何类型的有源部件的机会，并且允许通过简单的嵌入过程来生产部件承载件。
99.示例性实施方式允许以较少的努力来制造具有嵌入式部件和流电连接叠置件的部件承载件，特别地在没有铜箔、没有激光处理以及可选地没有预浸料板的情况下来制造具有嵌入式部件和流电连接叠置件的部件承载件。
100.例如，已嵌入了具有180个铝端接输入/输出端子和95μm垫尺寸的部件。使用pvd溅射技术和机械平面化过程，可以在fr4和聚酰亚胺表面两者上实现40μm线/空间扇出层。
101.图1示出了根据本发明的示例性实施方式的部件承载件100的截面图。
102.根据图1的部件承载件100可以被构造为大致板状的印刷电路板(pcb)。因此，图1中示出的部件承载件100可以是在竖向方向上高度紧凑的。更具体地，部件承载件100可以包括层本体102，该层本体102包括一个或更多个电传导层结构104和/或一个或更多个电绝缘层结构106。电传导层结构104中的每个电传导层结构可以包括多层部分(参见附图标记
110)和竖向贯通连接部，竖向贯通连接部例如为可以通过钻孔和镀覆形成的铜填充过孔。电绝缘层结构106可以包括相应的树脂(例如，相应的环氧树脂)，优选地，在树脂中包括有增强颗粒(例如，玻璃纤维或玻璃球状件)。例如，电绝缘层结构106可以由fr4制成。
103.在示出的实施方式中，层本体102包括完全固化的fr4材料的芯部124和由铜制成的且竖向地延伸穿过芯部124的竖向贯通连接部122。
104.此外，部件承载件100包括嵌入到层本体102中的部件108。例如，部件108可以是有源电子部件，诸如半导体芯片(例如硅芯片)。例如，部件108可以被配置成用于电力应用和/或高频应用。在示出的实施方式中，部件108在下部主表面上具有两个含金属的垫120。电绝缘保护层138形成在部件108的下部主表面上但保持使垫120的至少部分暴露以用于实现垫120的电连接，电绝缘保护层138例如由塑料制成，塑料诸如为聚酰亚胺。保护层138对部件108的半导体材料进行保护，以使部件108的半导体材料免受诸如氧化或材料迁移的不期望的现象。在示出的实施方式中，在部件108的上部主表面128处没有预设垫120和保护层138，使得部件108的上部主表面128可以由诸如硅的半导体材料来限定。因此，部件108可以以面朝下的配置提供。
105.在层本体102的相反的主表面130、132中的每一者的限定的表面部分上以及在部件108的相反的主表面126、128中的每一者的限定的表面部分上形成有相应的多层流电连接叠置件110，流电连接叠置件110具有不同的横向受限部分(在示出的实施方式中，在顶侧部上有三个横向受限部分，在底侧部上有四个横向受限部分)。
106.更具体地，流电连接叠置件110中的一个流电连接叠置件的两个横向受限部分(laterally confined section)在两个下述区域内在横向上被限制在部件108的下部主表面126上且被限制在部件108的周围部分中：在所述区域中布置有部件108的两个垫120中的相应一个垫。由于在部件108的底部主表面126上提供了两个垫120，因此提供了底侧流电连接叠置件110的分别被分配给垫120中的相应一个垫的两个横向受限部分。
107.替代性地，部件108的垫120可以由底侧流电连接叠置件110(未示出)的相应部分构成。换言之，可以在层本体102中嵌入无垫部件108，并垫可以是在部件108的嵌入之后通过在部件108的应当形成垫120的表面部分上直接形成流电连接叠置件110的横向受限部分来形成的。
108.同样如图1中所示，另外的流电连接叠置件110的另外的横向受限部分对部件108的整个上部主表面128(没有垫)进行覆盖。因此，顶侧流电连接叠置件110的中央部分直接覆盖部件108的暴露的半导体材料。在示出的实施方式中，顶侧流电连接叠置件110的所述中央部分的横向延伸部在横向上延伸超过部件108的侧壁直到层本体102。因此，顶侧流电连接叠置件110的所述横向受限部分在横向上突出超过部件108的上部主表面128的左边界部和右边界部。顶侧流电连接叠置件110的所述横向受限部分是与部件108的非电活性侧(electrically inactive side)直接物理接触的。然而，顶侧流电连接叠置件110的中央横向受限部分用于去除在部件承载件100的操作期间由部件108产生的热。部件108上的高度热传导的顶侧流电连接叠置件110的中央部分从部件108竖向地去除热(参见竖向箭头140)，而顶侧流电连接叠置件110的中央部分的在横向上延伸超过部件108的侧部部分将热散布到其他空间方向(参见倾斜箭头142)。
109.同样如图1中所示，层本体102包括作为电传导层结构104的竖向贯通连接部122，
竖向贯通连接部122竖向地延伸穿过层本体102的整个芯部124。竖向贯通连接部122可以是芯部124中的铜填充的贯通孔。如图1中所示，竖向贯通连接部122中的每个竖向贯通连接部电连接至顶侧的和底侧的流电连接叠置件110的相应的横向受限部分，从而形成i状结构。这使得可以将来自底侧垫120的电信号经由底侧流电连接叠置件110的部分并且经由竖向贯通连接部122重新引导到顶侧流电连接叠置件110的部分。换言之，电信号从部件承载件100的底侧部到部件承载件100的顶侧部的重新分布可以是由流电连接叠置件110结合竖向贯通连接部120来支持的。
110.流电连接叠置件110的每个部分在图1的截面图中均具有矩形形状。该几何形状可以通过下述方式来限定：沉积出构成流电连接叠置件110的连续的平坦层；以及随后，对层序列(layer sequence)进行构造，例如通过光刻(lithography)和刻蚀对层序列进行构造。此外，流电连接叠置件110的相应的三个最外层在层本体102的相反的两个主表面130、132上构成镜像对称的层序列(参见附图标记116、114、112)。有利地，这允许流电连接叠置件110在层本体102的相反的两个主表面130、132上以及在部件108的相反的两个主表面126、128上的同时形成。
111.接下来，将进一步详细地描述流电连接叠置件110的构造。顶侧流电连接叠置件110包括屏障层118，屏障层118直接覆盖在部件108上并且从而对部件108的半导体材料进行防护，以防止氧化和材料迁移。鉴于部件108的底侧部上的保护结构138，在底侧部上可以省去阻障层118。
112.顶侧流电连接叠置件110还包括在屏障层118上的粘合促进层116。底侧流电连接叠置件110也具有粘合促进层116，然而，底侧流电连接叠置件的粘合促进层116是直接形成在层本体102的底部主表面130上以及部件108的底部主表面102上的。例如，粘合促进层116可以由钛或铬酸盐制成。粘合促进层116改善了随后描述的种子层114的粘合，并且从而抑制了分层。
113.如已经提到的，流电连接叠置件110中的每个流电连接叠置件均包括在相应的粘合促进层116上的相应的种子层114。所述种子层114可以例如包括钯基层和通过化学过程(未显示)生长在钯基层上的铜层。替代性地，种子层114可以是物理沉积的铜层，例如，种子层114可以是溅射的铜层。
114.此外，流电连接叠置件110中的每个流电连接叠置件包括流电沉积的主层112，该流电沉积的主层例如可以由诸如铜之类的电传导材料制成。每个主层112可以通过流电镀覆而直接形成在相应的种子层114上，从而使用种子层114来施加电压。根据期望的厚度，主层112可以通过一个或更多个镀覆阶段来形成。
115.通过流电连接叠置件110的所述构造，所述流电连接叠置件可以有利地形成有硬度梯度，其中，硬度从层本体102朝向部件承载件100的外侧部减小。描述性地讲，流电连接叠置件110的硬度在箭头144的方向上减小，其中，屏障层118和粘合促进层116可以是最硬的，而主层112可以是最软的(并且甚至可以具有塑料特性)。已经证明的是，所描述的硬度梯度改进了部件承载件100的机械特性，特别地，所描述的硬度梯度抑制了分层和翘曲。
116.还如图1中所示，部件108的整个侧壁和底侧的一部分直接被电绝缘层结构106包围，该电绝缘层结构被功能化为用于对机械应力和/或热应力进行缓冲的缓冲结构134。有利地，缓冲结构134包括下述材料或由下述材料构成：该材料具有比电绝缘层结构106的介
电材料的杨氏模量值更低的杨氏模量值(特别地低于3gpa，以及优选地低于1gpa)。在部件承载件100的制造和/或部件承载件100的操作期间产生的热应力可以通过柔软的缓冲结构134来进行缓冲，从而对嵌入的部件108以及流电连接叠置件110进行保护。
117.非常有利地，部件承载件100在流电连接叠置件110上不需要额外的电绝缘层结构、例如由预浸料制成的电绝缘结构。这确保了部件承载件100的紧凑设计，特别地，确保了部件承载件100在竖向方向上的紧凑设计。
118.根据图1的部件承载件100的另外的优点是流电连接叠置件110可以在厚度和材料选择方面自由设计，以对该部件承载件的预期的电特性和热特性进行微调。因此，部件承载件100非常适合于电力应用。流电连接叠置件110的制造是简单且可靠的并且不需要激光处理。由于流电连接叠置件的制造过程，流电连接叠置件110可以具有平顺的低粗糙度表面，从而使部件承载件100与具有附接铜箔的部件承载件相比更适合于低损耗高频应用。
119.仍然参照图1，嵌入的部件108的底部主表面126的被流电连接叠置件110的底侧部分覆盖的部分可以是60％或更多。此外，嵌入的部件108的100％的顶部主表面128可以被顶侧流电连接叠置件110所覆盖。这允许部件承载件100的可靠的电连接以及极好的热移除和热散布能力。
120.图2至图18示出了根据本发明的示例性实施方式的在执行制造图18中所示的部件承载件100的方法期间所获得的结构的横截面图。
121.部件108的底部主表面126和层本体102的底部主表面130可以大致共面，即可以基本位于共同的平面中。部件108的顶部主表面128和层本体102的顶部主表面132可以完全共面，即可以位于共同的平面中。这促进了部件承载件100的紧凑设计。
122.除了竖向贯通连接部122之外，供部件108嵌入的层本体102可以是纯电介质。这种实施方式的唯一需要的电传导连接结构是竖向贯通连接部122、以及位于层本体102上方和下方的流电连接叠置件110。有利地，附加的电传导结构(比如引线框架、铜填充式激光过孔等)在这种实施方式中可以是可省去的。
123.参照图2，示出了双侧铜包覆fr4芯部124，即完全固化的板状中央电绝缘层结构106，其中，作为电传导层结构104的铜层位于电绝缘层的相反的两个主表面上。
124.参照图3，在图2的层本体102中可以形成有配准孔146(该配准孔也可以表示为对准孔)和功能孔148(该功能孔可以用于提供从前侧至背侧的连接部)。例如，这可以通过对层本体102进行机械钻孔来完成。
125.参考图4，可以在图3中所示结构的暴露表面上施加金属材料150。具体而言，这可以通过镀铜来完成。这可以用金属材料来完全填充功能孔148。
126.参考图5，图4中所示结构的相反的两个主表面上的电传导材料可以被图案化以使凹槽152中的电绝缘层结构106的限定表面部分暴露。这可以通过执行共形掩模光刻处理(conformal mask photo process)来实现对腔的限定。
127.参考图6，在图5中所示的结构中可以形成腔154，该腔稍后将用于嵌入部件108。例如，可以实施二氧化碳(co2)激光切割工艺以用于在层本体102中形成腔154。
128.参考图7，图6中所示结构的表面上的金属材料可以被移除。例如，这可以通过铜蚀刻来完成。仅功能孔148保持填充有电传导材料、即所示实施方式中的铜，从而形成竖向延伸穿过整个介电芯部124的电传导竖向贯通连接部122，以用于提供从前至后的电连接。
129.参考图8，图7中所示结构的底侧可以附接有临时承载件156、比如胶带，从而也将腔154的底部封闭。例如，可以通过层压来完成对临时承载件156的附接。
130.参考图9，具有垫120的部件120仅在底侧——该底侧部分地被保护结构138覆盖——上插入到腔154中并被附接至临时承载件156的粘合表面。描述性地说，对部件108的组装是以面朝下的构型进行的。这种面朝下的构型可能是有利的，因为这可以使通过激光工艺来使垫120暴露的过程变得可有可无。
131.参考图10，应用介电缓冲结构134来填充根据图9的部件108与芯部124之间的腔154中的间隙以及在层本体102的顶部上应用介电缓冲结构134。例如，可以应用合适的树脂来填充腔154并用于使部件108在腔154中固定就位。优选地，缓冲结构134由柔软的、低杨氏模量的材料制成。缓冲结构134可以通过将可流动的环氧树脂或树脂层层压在图9中所示的结构的顶部上来形成。
132.参考图11，临时承载件156可以从图10中所示结构的其余部分移除。替代性地，也可以在执行根据图12的过程之后将临时承载件156移除。
133.参考图12，可以从图11中所示结构的顶侧移除材料以在顶侧部上进行平坦化。通过该过程，可以使嵌入的部件108的上主表面128暴露。例如，这可以通过机械研磨或通过化学机械抛光(cmp)来完成。
134.参考图13，在层本体102中例如通过机械钻孔可以形成有附加的配准孔160。
135.参考图14，仅在图13中所示结构的上主表面上沉积有屏障层118。屏障层118用于保护在嵌入的部件108的顶侧部上暴露的半导体材料。例如，屏障层118可以实施为通过pvd(物理气相沉积)形成的氮化钛层。由于部件108的底侧部被垫120覆盖且被保护结构138覆盖，因此在该底侧部上不需要屏障层118。
136.随后，在屏障层118的上主表面和图13中所示结构的下主表面上均形成有粘附促进层116。例如，粘附促进层116可以是通过pvd、即通过溅射形成的钛层。
137.参考图15，在图14中所示的结构的相反的每个主表面上的粘附促进层116上形成有相应的种子层114。例如，种子层114可以由通过pvd沉积的铜形成，或者可以形成为化学铜。因此，电传导种子层114可以通过非电过程来形成。
138.参考图16，在图15中所示的结构的相反的每个主表面上的种子层114上形成相应的电传导流电沉积的主层112。主层112可以通过流电沉积或电镀形成，特别地通过使用电流和电解质来镀铜。从而完成对用于形成流电连接叠置件110的层序列的材料的沉积。
139.参考图17，然后可以将图16中所示的全表面流电连接叠置件110图案化在图16中所示结构的相反的两个主表面的每个主表面上。例如，这可以通过光结构化、即通过光刻工艺来完成。更具体地，可以在图16中所示结构的相反的每个主表面上沉积光刻胶。此后，可以对光刻胶的限定子部分进行照射。然后可以通过蚀刻选择性地移除光刻胶的被照射或未被照射的部分。该蚀刻还可以将每个流电连接叠置件110的两个最外层112、114的暴露的表面部分移除。此后，光刻胶可以被剥离。
140.参考图18，然后可以通过蚀刻来移除相应的流电连接叠置件110的剩余层116、118的暴露部分。
141.所获得结构的中央部分对应于以上参照图1所描述的部件承载件100。
142.图19至图29示出了根据本发明另一示例性实施方式的在执行制造图29中所示的
部件承载件100的方法期间获得的结构的截面图。虽然图2至图18的实施方式是基于将部件108嵌入芯部124中的，但图19至图29的实施方式涉及无芯设计。
143.参考图19，该过程开始于提供临时承载件156、例如胶带。
144.参考图20，部件108(该部件可以具有参考图1所描述的特性)可以面朝下地附接至临时承载件156、例如可以粘附至临时承载件156的粘合表面。随后形成电传导竖向贯通连接部122的金属嵌体也可以附接至临时承载件156、例如附接至临时承载件156的粘合表面。因此，图20示出了部件108和上部嵌体的组装。
145.参考图21，在临时承载件156上形成电绝缘层结构106以将部件108和竖向贯通连接部122覆盖。例如，这可以通过施加介电树脂来实现，例如通过用可流动介质(然后可以通过固化处理而被固化)进行涂覆或通过对实心片材进行层压来实现。
146.参考图22，可以通过从图21中所示的结构的顶侧移除材料来使该结构平坦化和变薄。该材料移除过程可以在部件108的上主表面128被暴露时停止。所述材料移除过程可以例如通过研磨、或通过化学机械抛光来进行。
147.参考图23，临时承载件156可以被移除、例如可以被剥离。所获得的结构类似于图12中所示的结构(尽管根据图23可以省略缓冲结构134)。
148.参考图24，例如通过机械钻孔形成配准孔160(或对准孔)。所得到的图24中所示的中央结构与图13中所示的中央结构类似。
149.参考图25，形成流电连接叠置件110的层116、118，如上文参考图14所述。
150.参考图26，形成流电连接叠置件110的种子层114，如上文参考图15所述。
151.参考图27，形成流电连接叠置件110的流电沉积的主层112，如上文参考图16所述。
152.参考图28，横向受限的流电连接叠置件110的全表面预制件的两个最外层112、114被结构化，如上文参考图17所述。
153.参考图29，层116、118的暴露的表面部分被移除，如上文参考图18所述。
154.所得到的部件承载件100类似于图1中所示的部件承载件。
155.图30示出了根据本发明示例性实施方式的部件承载件100的一部分的仰视图。
156.更具体地，图30示出了在部件108的底部主表面126处布置在被嵌入的部件108的垫120(图30示出到这种垫120的连接120')上的底侧流电连接叠置件110的平面图。有利地，图案化的流电连接叠置件110形成再分布结构170，从而对在指定水平平面中传播的电信号的路径进行重新排列。再分布结构170因此形成平面再分布层并且在各实施方式中可以形成扇出结构和/或扇入结构。因此，平面再分布结构170可以直接形成在芯片平面处。一个平面中的这种连接架构可以允许电组合不同的垫120、可以允许改进配准或对准，并且由此可以允许实现具有更小的垫120的部件承载件100。此外，这可以将多个嵌入的部件108同时组合在一个平面上。
157.图31示出了根据本发明示例性实施方式的部件承载件100的截面图。
158.如所示出的，基本上水平的流电连接叠置件110在部件108的上部主表面128上延伸并且横向地延伸超过部件108，并且具有成形为波状结构172的横向端部部分。在前腔154的边缘处的波状结构172可以是抑制分层的铜轨道。优选地，波状结构172的竖向波幅174在介于2μm至10μm的范围内。部件承载件100的腔区域周围的波状结构172可以通过执行上述制造方法获得，并且在缓冲结构134的低杨氏模量材料位于流电连接叠置件110的横向突出
部分的下方时尤其明显。如所示出的，波状结构172在水平方向上振荡。在垂直于图31的纸面的方向上，波状结构172可以限定凹入的通道形凹痕。腔区域中的波状结构172可以保护电传导迹线免受刮擦和机械损坏。此外，波状结构172可以抑制由部件承载件100的不同材料(特别是fr4、环氧树脂、硅等)的cte失配所触发的机械张力。此外，波状结构172可以促进部件承载件100内部的粘附。
159.图32图示了根据本发明示例性实施方式的部件承载件100的细节的底视图。图33示出了根据本发明示例性实施方式的部件承载件100的截面图。部件108根据图32和图33嵌入在部件承载件100中并且可以例如是电子部件(比如半导体芯片、特别是硅芯片)或非电子嵌体(比如铜块或陶瓷块，特别是在其相反的两个主表面中的至少一个主表面的至少一部分上具有金属包覆的块、例如包覆铜的aln(氮化铝)嵌体)。
160.图32中的椭圆形和图33中的大致c形虚线表示部件承载件100可以包括介电支架176，介电支架176与嵌入部件108的竖向侧壁178以及底部主表面126和顶部主表面128的连接水平部分180、182相接合。虽然在图33中未示出，但介电支架176可以沿部件108的整个周向部以夹持或锚定的方式接合侧壁178和连接部分180、182。换言之，介电支架176可以具有围绕部件108的环形形状。更具体地，介电支架176的水平底部部分和竖向中央部分可以由低杨氏模量的缓冲结构134制成以用于缓冲应力。所述缓冲结构134可以由杨氏模量值例如低于3gpa的材料制成。用附图标记190指示的区域中的介电支架的水平顶部部分可以由树脂(例如环氧树脂)制成。
161.介电支架176对部件108的夹持或锚定影响以及介电支架176适应于部件108和腔154的表面的能力增加了部件承载件100的稳定性。优选地，呈介电支架176形式的树脂夹持结构中不含纤维，从而增强了树脂流动。介电支架176的提供提高了稳定性并有助于表面平整。如所示出的，介电支架176的上部部分将部件108相对于流电连接叠置件110的波状横向部分竖向地隔开距离192。例如，距离192可以在介于1μm至40μm的范围内、优选地在2μm至20μm的范围内。距离192可以有助于屏蔽就部件108屏蔽而言的电信号。
162.优选地，介电支架176可以存在于嵌入的部件108的所有四个侧部上。介电支架176的高度可以取决于制造期间使用的临时承载件156的特性(相比于图34和图35)。此外，在部件108的组装过程中的压力可能对介电支架176的特性产生影响。
163.图34和图35示出了在制造根据本发明示例性实施方式的部件承载件100期间获得的结构的截面图。
164.在将部件108嵌入期间，形成在层本体102中的腔154在底侧可以被临时承载件156、例如粘性胶带或粘性片材封闭，参见图34。此后，如图35中所示之后，部件108可以附接在临时承载件156的粘性附接表面184上。在将部件108嵌入到正在制造的部件承载件100的材料中之后，可以在完成对部件承载件100的制造之前移除(例如剥离)临时承载件156。
165.非常优选地，临时承载件156可以构造成使得临时承载件156的附接表面184的表面能的极性分量小于或等于5mn/m，即临时承载件156的附接表面184的表面能的色散分量在介于20mn/m至25mn/m的范围内，并且附接表面184的整体表面能在介于21mn/m至26mn/m的范围内。这可以促进被组装的部件108与临时承载件156之间的粘附，以避免部件108在处理期间滑动和移位。临时承载件156的上述特性也可以有利地限定上述介电支架176的特性。
166.仍然参考图34和图35，将临时承载件156的材料的抗弯强度选择在介于0.4mpa至1.2mpa的范围内可能是非常有利的。这可以避免临时承载件156的材料上的褶皱并且可以防止部件108在组装期间和组装之后倾斜。
167.图36示出了根据本发明示例性实施方式的嵌入在部件承载件100中的部件108的底视图。
168.在下文中并参考图36，将描述部件108的垫120之间相对于pcb设计层的连接公差。有利地，规范可以是使得部件垫120相对于pcb设计层的公差可以大于或等于10μm。这可以确保可靠的部件连接。在图36中用附图标记194来指示各种公差。
169.所提及的设计使得可以以无引线的方式(参见附图标记196)将流电连接叠置件110的迹线连接至部件108的相应垫120。流电连接叠置件110的其他迹线可以通过连接垫195与部件108的相应垫120电连接(参见附图标记197)。流电连接叠置件110的其他迹线可以通过经组合的连接垫198(参见附图标记199)与部件108的多个相应垫120电连接。
170.图37示出了根据本发明示例性实施方式的在制造部件承载件100期间获得的结构的截面图。
171.图37示出了部件108可以在该部件的底部主表面126处包括环形或周向闭合的电绝缘保护层138，该保护层138具有阶梯状配置，该阶梯状配置在部件108的底部主表面126处围绕垫120并使垫120暴露。如此形成的由电绝缘保护层138形成并用附图标记139表示的底侧突出脚可以例如由聚酰亚胺制成。当锚定脚139嵌入在部件承载件100中时，所述锚定脚139可以有助于嵌入部件108在部件承载件100内的夹持或锚定连接，并且因此可以提供附加的稳定性。此外，围绕相应垫120的环形且向下突出的电绝缘保护层138可以允许精确地引导出导电垫120以用于底侧部的电连接。此外，锚定脚139可以有利地避免分层。在制造过程中，锚定脚139可以附接至临时承载件156，从而可以在临时承载件156与部件108之间留下空的空间。在层压过程中，所述空的空间可以用树脂来填充，因此锚定脚139还有助于形成上述介电支架176。
172.当满足以下粗糙度条件时(特别是在物理气相沉积(pvd)工艺之前)，在溅射助粘剂和种子层的均匀沉积方面可以获得优异结果：嵌入的部件108(比如半导体、尤其是硅芯片)的(特别是半导体)顶部主表面128的粗糙度ra优选地在介于20nm至130nm的范围内，且嵌入的部件108的顶部主表面128的粗糙度rz(参见附图标记181)优选地在介于200nm至1500nm的范围内。此外，部件108的金属垫120的外部粗糙度ra优选地在介于20nm至130nm的范围内，且所述垫120的粗糙度rz(参见附图标记183)优选地在介于500nm至1500nm的范围内。此外，电绝缘保护层138的外表面的粗糙度ra优选地在介于10nm至40nm的范围内，并且电绝缘保护层138的外表面的粗糙度rz(参见附图标记185)优选地在介于50nm至250nm的范围内。
173.应当指出的是，术语“包括”不排除其他元件或步骤，并且“一”或“一种”不排除多个。还可以对与不同实施方式相关联地描述的元素进行组合。
174.还应指出的是，权利要求中的附图标记不应被解释为限制权利要求的范围。
175.本发明的实现形式不限于附图中所示出的以及以上所描述的优选实施方式。相反，可以使用根据本发明的所示解决方案和原理的多种变型，即使在根本不同的实施方式的情况下也是如此。
技术特征：1.一种部件承载件(100)，其中，所述部件承载件(100)包括：层本体(102)，所述层本体(102)包括至少一个电传导层结构(104)和/或至少一个电绝缘层结构(106)；嵌入在所述层本体(102)中的部件(108)；以及至少一个流电连接叠置件(110)，所述至少一个流电连接叠置件(110)至少部分地在所述层本体(102)的至少一个主表面(130、132)的至少部分上；其中，嵌入的所述部件(108)的底部主表面(126)和顶部主表面(128)中的至少一者电连接至所述至少一个流电连接叠置件(110)。2.根据权利要求1所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)包括流电沉积的主层(112)。3.根据权利要求1所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)包括种子层(114)。4.根据权利要求3所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)包括流电沉积的主层(112)，以及其中，所述流电沉积的主层(112)布置在所述种子层(114)上。5.根据权利要求3所述的部件承载件(100)，其中，所述种子层(114)包括化学沉积的种子层或物理沉积的种子层中的至少一者，特别地，所述化学沉积的种子层为钯基层和生长在所述钯基层上的铜层，特别地，所述物理沉积的种子层为溅射的种子层。6.根据权利要求1所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)包括粘合促进层(116)。7.根据权利要求6所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)包括种子层(114)，以及其中，所述种子层(114)布置在所述粘合促进层(116)上。8.根据权利要求1所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)包括屏障层(118)。9.根据权利要求8所述的部件承载件(100)，其中，所述屏障层(118)直接布置在所述部件(108)上，特别地，所述屏障层(118)直接布置在所述部件(108)与粘合促进层(116)之间。10.根据权利要求1所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)具有矩形的截面。11.根据权利要求1所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)包括在所述层本体(102)的相反的两个主表面(130、132)上的镜像对称的层序列(112、114、116)。12.根据权利要求1所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)中的至少一个流电连接叠置件包括布置在所述部件(108)的主表面(126、128)处的至少一个垫(120)上的至少一个横向受限部分。13.根据权利要求12所述的部件承载件(100)，其中，所述部件(108)的布置有所述至少一个垫(120)的主表面(126、128)是底部主表面(126)。14.根据权利要求1所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)中的至少一个流电连接叠置件对所述部件(108)的未布置有所述部件(108)的垫(120)的整个主表面(126、128)进行覆盖。
15.根据权利要求14所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)在横向上突出超过所述部件(108)的未布置有所述部件(108)的垫(120)的所述主表面(126、128)。16.根据权利要求1所述的部件承载件(100)，其中，所述至少一个电传导层结构(104)包括竖向地延伸穿过所述层本体(102)的至少一个竖向贯通连接部(122)。17.根据权利要求16所述的部件承载件(100)，其中，所述至少一个竖向贯通连接部(122)电连接至所述至少一个流电连接叠置件(110)中的至少一个流电连接叠置件，特别地，所述至少一个竖向贯通连接部(122)在所述层本体(102)的相反的两个主表面(130、132)处电连接至所述至少一个流电连接叠置件(110)中的至少一个流电连接叠置件。18.根据权利要求1所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)中的至少一个流电连接叠置件提供热散布结构，特别地，所述至少一个流电连接叠置件(110)中的至少一个流电连接叠置件提供至少45
°
的热散布结构。19.根据权利要求1所述的部件承载件(100)，其中，所述层本体(102)包括芯部(122)，所述芯部包括完全固化的介电材料。20.根据权利要求1所述的部件承载件(100)，其中，所述部件(108)的至少部分是由所述至少一个电绝缘层结构(106)中的被功能化为用于对应力进行缓冲的缓冲结构(134)的至少一个电绝缘层结构直接围绕的。21.根据权利要求20所述的部件承载件(100)，其中，所述缓冲结构(134)包括具有低于8gpa、特别地低于3gpa、更特别地低于1gpa的杨氏模量值的材料，或者，所述缓冲结构(134)由具有低于8gpa、特别地低于3gpa、更特别地低于1gpa的杨氏模量值的材料构成。22.根据权利要求1所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)具有硬度梯度，所述硬度梯度具有从所述层本体(102)朝向所述部件承载件(100)的外侧部减小的硬度。23.根据权利要求1所述的部件承载件(100)，其中，嵌入的所述部件(108)的所述底部主表面(126)和所述顶部主表面(128)中的至少一者是与所述至少一个流电连接叠置件(110)直接物理接触的。24.根据权利要求1所述的部件承载件(100)，其中，所述层本体(102)是层压件。25.根据权利要求1所述的部件承载件(100)，其中，所述部件(108)包括至少一个垫(120)，所述至少一个垫(120)是由所述至少一个流电连接叠置件(110)中的至少一个流电连接叠置件的至少部分构成的。26.根据权利要求1所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)中的至少一个流电连接叠置件被布置在所述部件(108)的主表面(126、128)处的至少一个垫(120)上并且形成平坦的再分布结构(170)。27.根据权利要求1所述的部件承载件(100)，其中，所述至少一个流电连接叠置件(110)中的至少一个流电连接叠置件在所述部件(108)上延伸且在横向上延伸超过所述部件(108)，并且具有包括波状结构(172)的部分。28.根据权利要求27所述的部件承载件(100)，其中，所述波状结构(172)的竖向波幅值(174)在介于1μm至20μm的范围内，特别地，所述波状结构(172)的竖向波幅值(174)在介于2μm至10μm的范围内。
29.根据权利要求1所述的部件承载件(100)，其中，所述部件承载件(100)包括介电支架(176)，所述介电支架(176)与嵌入的所述部件(108)的竖向侧壁(178)以及所述底部主表面(126)和所述顶部主表面(128)的连接水平部分(180、182)相接合。30.根据权利要求29所述的部件承载件(100)，其中，所述介电支架(176)沿着所述部件(108)的整个周向部与所述侧壁(178)和所述连接水平部分(180、182)相接合。31.根据权利要求29所述的部件承载件(100)，其中，所述介电支架(176)的至少部分是由用于对应力进行缓冲的缓冲结构(134)形成的，其中，特别地，所述缓冲结构(134)包括具有低于8gpa、特别地低于3gpa，更特别地低于1gpa的杨氏模量值的材料，或者，所述缓冲结构(134)由具有低于8gpa、特别地低于3gpa，更特别地低于1gpa的杨氏模量值的材料构成。32.根据权利要求1所述的部件承载件(100)，其中，所述部件承载件(100)包括下述特征中的至少一者：其中，嵌入的所述部件(108)的所述底部主表面(126)的被所述至少一个流电连接叠置件(110)中的一个流电连接叠置件覆盖的部分为至少60％；其中，嵌入的所述部件(108)的所述顶部主表面(128)的被所述至少一个流电连接叠置件(110)中的一个流电连接叠置件覆盖的部分多于90％，特别地，嵌入的所述部件(108)的所述顶部主表面(128)的被所述至少一个流电连接叠置件(110)中的一个流电连接叠置件覆盖的部分为100％。33.根据权利要求1所述的部件承载件(100)，其中，所述部件承载件(100)包括下述特征中的至少一者：其中，嵌入的所述部件(108)的所述顶部主表面(128)的粗糙度ra在介于20nm至130nm的范围内，以及/或者，嵌入的所述部件(108)的所述顶部主表面(128)的粗糙度rz在介于200nm至1500nm的范围内；其中，在所述部件(108)的主表面(126、128)处的至少一个垫(120)的粗糙度ra在介于20nm至130nm的范围内，以及/或者，在所述部件(108)的主表面(126、128)处的至少一个垫(120)的粗糙度rz在介于500nm至1500nm的范围内；其中，所述部件(108)的在所述部件(108)的主表面(126、128)处的电绝缘保护层(138)的粗糙度ra在介于10nm至40nm的范围内，以及/或者，所述部件(108)的在所述部件(108)的主表面(126、128)处的电绝缘保护层(138)的粗糙度rz在介于50nm至250nm的范围内。34.根据权利要求1所述的部件承载件(100)，其中，所述部件(108)包括至少一个周向上闭合的电绝缘保护层(138)，特别地，所述至少一个周向上闭合的电绝缘保护层具有围绕着在所述部件(108)的主表面(126、128)处的至少一个垫(120)的竖向阶梯状结构。35.根据权利要求1所述的部件承载件(100)，其中，所述部件(108)包括在所述部件(108)的主表面(126、128)处且形成有至少一个突出的锚定脚(139)的至少一个电绝缘保护层(138)。36.根据权利要求1所述的部件承载件(100)，其中，所述部件(108)包括至少一个垫(120)，所述至少一个垫(120)连接到所述至少一个流电连接叠置件(110)中的至少一个流电连接叠置件并且具有为圆形或非圆形的形状，特别地，所述至少一个垫(120)为矩形形状。37.根据权利要求1所述的部件承载件(100)，其中，所述部件(108)包括连接到所述至
少一个流电连接叠置件(110)中的至少一个流电连接叠置件的多个垫(120)，其中，所述垫(120)中的至少两个垫是通过所述至少一个流电连接叠置件(110)的部分而彼此电连接的。38.一种制造部件承载件(100)的方法，其中，所述方法包括：提供包括至少一个电传导层结构(104)和/或至少一个电绝缘层结构(106)的层本体(102)；将部件(108)嵌入到所述层本体(102)中；以及至少部分地在所述层本体(102)的至少一个主表面(130、132)的至少部分上形成至少一个流电连接叠置件(110)，以及，将所述至少一个流电连接叠置件(110)电连接至嵌入的所述部件(108)的底部主表面(126)和顶部主表面(128)中的至少一者。39.根据权利要求38所述的方法，其中，将所述部件(108)嵌入到所述层本体(102)中包括：将所述部件(108)临时附接在临时承载件(156)上，以及，在完成所述部件承载件(100)的制造之前将所述临时承载件(156)移除。40.根据权利要求39所述的方法，其中，所述方法包括使用具有下述特性中的至少一个特性的临时承载件(156)：所述临时承载件(156)的附接表面(184)的表面能的极性分量小于10mn/m，特别地，所述临时承载件(156)的附接表面(184)的表面能的极性分量小于或等于5mn/m；所述临时承载件(156)的附接表面(184)的表面能的色散分量在介于15mn/m至30mn/m的范围内，特别地，所述临时承载件(156)的附接表面(184)的表面能的色散分量在介于20mn/m至25mn/m的范围内；所述临时承载件(156)的附接表面(184)的总表面能在介于15mn/m至40mn/m的范围内，特别地，所述临时承载件(156)的附接表面(184)的总表面能在介于21mn/m至26mn/m的范围内；所述临时承载件(156)的材料的挠曲强度在介于0.1mpa至5mpa的范围内，特别地，所述临时承载件(156)的材料的挠曲强度在介于0.4mpa至1.2mpa的范围内。
技术总结本申请提供了一种部件承载件(100)和制造部件承载件(100)的方法，该部件承载件(100)包括：层本体(102)，层本体(102)包括至少一个电传导层结构(104)和/或至少一个电绝缘层结构(106)；嵌入在层本体(102)中的部件(108)；以及至少一个流电连接叠置件(110)，流电连接叠置件(110)至少部分地在层本体(102)的至少一个主表面(130、132)的至少部分上；其中，嵌入的部件(108)的底部主表面(126)和顶部主表面(128)中的至少一者电连接到至少一个流电连接叠置件(110)。件(110)。件(110)。
技术研发人员：沃尔夫冈
受保护的技术使用者：奥特斯奥地利科技与系统技术有限公司
技术研发日：2022.04.29
技术公布日：2022/11/1
