1.本公开涉及光电子制造技术领域，特别涉及一种改善光效的发光二极管芯片及其制备方法。
背景技术：2.微型发光二极管(micro light emitting diode，micro led)是指边长在10μm至100μm的超小发光二极管，微型发光二极管的体积小，可以更密集的设置排列而大幅度提高分辨率，并且具有自发光特性，具有高亮度、高对比度、高反应性及省电的特点。
3.相关技术中，发光二极管芯片通常包括基板、发光结构和两个电极，发光结构包括依次层叠在基板上的n型层、多量子阱层和p型层，其中，一个电极位于p型层上与p型层电连接，p型层上还设有露出n型层的凹槽，另一个电极位于凹槽内且与n型层电连接。
4.由于p型层刻蚀形成凹槽后，p型层上对应凹槽的区域会产生一些缺陷，这些缺陷会形成一些能级，这些能级会导致漏电，从而降低芯片的实际光效。
技术实现要素：5.本公开实施例提供了一种改善光效的发光二极管芯片及其制备方法，能避免半导体层上刻蚀凹槽后产生的缺陷导致漏电的问题，改善芯片的光效。所述技术方案如下：
6.一方面，本公开实施例提供了一种改善光效的发光二极管芯片，所述发光二极管芯片包括：基板、发光结构、第一电极和第二电极；所述发光结构包括依次层叠于所述基板上的第一半导体层、多量子阱层和第二半导体层，所述第一半导体层和所述第二半导体层中的一个为p型层，所述第二半导体层的表面具有露出所述第一半导体层的凹槽，所述第一电极位于所述凹槽内，所述第二电极位于所述第二半导体层远离所述基板的一侧；所述p型层的局部区域注入有硅离子，且所述局部区域环绕所述凹槽。
7.可选地，所述局部区域包括第一部分和第二部分，所述第一部分紧邻所述凹槽，且环绕所述凹槽，所述第二部分位于所述第一部分远离所述凹槽的一侧，所述第一部分中单位体积注入的硅离子的量高于所述第二部分中单位体积注入的硅离子的量。
8.可选地，在所述第一电极和所述第二电极之间连线方向上，所述第一部分的长度与所述第二部分的长度的比值为1:1.5至1:3。
9.可选地，所述凹槽为弧形槽，所述第一部分和所述第二部分均呈扇环状。
10.可选地，在所述p型层的厚度方向上，所述局部区域位于所述p型层的中部。
11.可选地，在所述p型层的厚度方向上，所述局部区域靠近所述多量子阱层的表面距所述多量子阱层的距离为500埃至1500埃。
12.可选地，所述局部区域的厚度为8000埃至12000埃。
13.另一方面，本公开实施例还提供了一种改善光效的发光二极管芯片的制备方法，所述制备方法包括：提供一外延片，所述外延片包括基板和位于所述基板上的发光结构，所述发光结构包括依次层叠于所述基板上的第一半导体层、多量子阱层和第二半导体层，所
述第一半导体层和所述第二半导体层中的一个为p型层，所述第二半导体层的表面具有露出所述第一半导体层的凹槽；所述p型层的局部区域注入有硅离子，所述局部区域环绕所述凹槽；在所述外延片上制作第一电极和第二电极，所述第一电极位于所述凹槽内，所述第二电极位于所述第二半导体层远离所述基板的一侧。
14.可选地，在生长所述p型层时，所述制备方法包括：生长第一p型材料层；在所述第一p型材料层的表面形成光刻胶层，所述光刻胶层具有露出所述第一p型材料层的注入槽，所述注入槽在所述基板上的正投影与所述局部区域在基板上的正投影重合；通过所述注入槽向所述第一p型材料层注入硅离子；去除所述光刻胶层，生长第二p型材料层，得到所述p型层。
15.可选地，所述在所述外延片上制作第一电极和第二电极之前，所述制备方法还包括：刻蚀所述第二半导体层形成露出所述第二半导体层的凹槽；采用氢氟酸溶液处理所述凹槽30s至120s。
16.本公开实施例提供的技术方案带来的有益效果至少包括：
17.本公开实施例提供的发光二极管芯片包括层叠在基板上的发光结构，在发光结构上还设有第一电极和第二电极，第一电极位于凹槽内与第一半导体层连接，第二电极与第二半导体层连接，这样第一电极和第二电极通电即可控制发光二极管芯片通电发光。
18.其中，p型层的局部区域靠近凹槽，且局部区域是沿着凹槽的边缘环绕凹槽分布的，在局部区域内还注入有硅离子，硅离子会替换半导体层内的镓离子，而镓离子通常是三价的，硅离子是四价，硅离子替换镓离子后，会在半导体层内多产生一个电子。由于p型层中分布着大量的空穴，因此，通过在局部区域内注入硅离子可以中和掉局部区域内的空穴，从而能减少从n型层进入局部区域内中和的载流子，从而使局部区域的电流急剧下降，由于中部和是沿凹槽的边缘分布的，所以能有效减少凹槽所在区域的电流，防止半导体层上刻蚀凹槽后产生的缺陷导致漏电的问题，提升发光二极管芯片的光效。
附图说明
19.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1是本公开实施例提供的一种发光二极管芯片的结构示意图；
21.图2是本公开实施例提供的一种发光二极管芯片的俯视图；
22.图3是本公开实施例提供的一种发光结构的层级结构示意图；
23.图4是图1提供的一种发光二极管芯片的俯视图；
24.图5是本公开实施例提供的一种发光二极管芯片的制备方法的流程图；
25.图6是本公开实施例提供的一种发光二极管芯片的制备过程示意图；
26.图7是本公开实施例提供的一种发光二极管芯片的制备过程示意图；
27.图8是本公开实施例提供的一种发光二极管芯片的制备过程示意图。
28.图中各标记说明如下：
29.10、基板；11、gaas片；
30.20、发光结构；21、第一半导体层；210、局部区域；211、第一部分；212、第二部分；22、多量子阱层；23、第二半导体层；24、凹槽；
31.31、第一电极；32、第二电极；
32.40、钝化层；41、第一通孔；42、第二通孔；
33.51、第一焊点块；52、第二焊点块；
34.60、保护层；61、键合层。
具体实施方式
35.为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
36.除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
37.图1是本公开实施例提供的一种发光二极管芯片的结构示意图。如图1所示，该发光二极管芯片包括：基板10、发光结构20、第一电极31和第二电极32。
38.如图1所示，发光结构20包括依次层叠于基板10上的第一半导体层21、多量子阱层22和第二半导体层23，第一半导体层21和第二半导体层23中的一个为p型层，第二半导体层23的表面具有露出第一半导体层21的凹槽24，第一电极31位于凹槽24内，第二电极32位于第二半导体层23远离基板10的一侧。
39.图2是本公开实施例提供的一种发光二极管芯片的俯视图。如图2所示，p型层的局部区域210注入有硅离子，且局部区域210环绕凹槽24。
40.本公开实施例提供的发光二极管芯片包括层叠在基板10上的发光结构20，在发光结构20上还设有第一电极31和第二电极32，第一电极31位于凹槽24内与第一半导体层21连接，第二电极32与第二半导体层23连接，这样第一电极31和第二电极32通电即可控制发光二极管芯片通电发光。
41.其中，p型层的局部区域210靠近凹槽24，且局部区域210是沿着凹槽24的边缘环绕凹槽24分布的，在局部区域210内还注入有硅离子，硅离子会替换半导体层内的镓离子，而镓离子通常是三价的，硅离子是四价，硅离子替换镓离子后，会在半导体层内多产生一个电子。由于p型层中分布着大量的空穴，因此，通过在局部区域210内注入硅离子可以中和掉局部区域210内的空穴，从而能减少从n型层进入局部区域210内中和的载流子，从而使局部区域210的电流急剧下降，由于中部和是沿凹槽24的边缘分布的，所以能有效减少凹槽24所在区域的电流，防止半导体层上刻蚀凹槽24后产生的缺陷导致漏电的问题，提升发光二极管芯片的光效。
42.可选地，基板10为蓝宝石基板10。蓝宝石基板10透光率比较高，即基板10为透明基板10。且蓝宝石材料比较坚硬，化学特性比较稳定，使发光二极管具有良好的发光效果和稳定性。
43.本公开实施例中，第一半导体层21和第二半导体层23中的一个为p型层，第一半导体层21和第二半导体层23中的另一个为n型层。
44.作为一种示例，第一半导体层21为p型层，第一电极31为p型电极。第二半导体层23为n型层，第二电极32为n型电极。
45.可选地，第一半导体层21为n型algainp层。n型algainp层的厚度可为0.5μm至3μm。
46.可选地，多量子阱层22包括交替生长的algainp量子阱层和algainp量子垒层，algainp量子阱层和algainp量子垒层中al的含量不同。其中，多量子阱层22可以包括交替层叠的3至8个周期的algainp量子阱层和algainp量子垒层。
47.作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的algainp量子阱层和algainp量子垒层。
48.可选地，多量子阱层22的厚度可以为150nm至200nm。
49.可选地，第二半导体层23为掺铟的p型alinp层。p型alinp层的厚度可为0.5μm至3μm。
50.可选地，如图2所示，局部区域210包括第一部分211和第二部分212，第一部分211紧邻凹槽24，且环绕凹槽24，第二部分212位于第一部分211远离凹槽24的一侧，第一部分211中单位体积注入的硅离子的量高于第二部分212中单位体积注入的硅离子的量。
51.本公开实施例中，第一部分211更靠近凹槽24，因此第一部分211中单位体积注入的硅离子的量更多，以中和掉第一部分211中的绝大部分空穴，从而大幅降低第一部分211的电流，有效防止半导体层上刻蚀凹槽24后产生的缺陷导致漏电的问题，提升发光二极管芯片的光效。
52.例如，第一部分211中注入的硅离子的量可以中和第一部分211中75％至85％的空穴。
53.本公开实施例中，第二部分212为与第一部分211相连的区域，第二部分212相较于第一部分211距凹槽24的距离更远，因此，第二部分212中单位体积注入的硅离子的量可以少于第一部分211，以中和掉第二部分212中的一部分空穴，降低第二部分212的电流，这样在第一部分211和p型层的其他膜层之间设置第二部分212作为过渡结构，能避免因p型层的其他膜层中电流密度过大而轻易扩散到第一部分211，即防止电流扩散到凹槽24所在区域，以让光效得到比较明显的提升，从而改善了发光二极管芯片的亮度。
54.例如，第二部分212中注入的硅离子的量可以中和第二部分212中35％至45％的空穴。
55.本公开实施例中，采用硅离子中和空穴的效果更好，能有效降低局部区域210的电流密度，有效防止半导体层上刻蚀凹槽24后产生的缺陷导致漏电的问题。
56.可选地，如图2所示，凹槽24为弧形槽，第一部分211和第二部分212均呈扇环状。第一部分211可以是环绕凹槽24的扇环结构，第二部分212则是环绕第一部分211的扇环结构。这样可以保证局部区域210完全围绕凹槽24，以降低凹槽24所在区域的电流密度，防止半导体层上刻蚀凹槽24后产生的缺陷导致漏电的问题，提升发光二极管芯片的光效。
57.可选地，在第一电极31和第二电极32之间连线方向上，第一部分211的长度与第二部分212的长度的比值为1:1.5至1:3。
58.上述实现方式中，第一部分211的长度要小于第二部分212的长度，即在平行于基板10方向上，第一部分211的面积要小于第二部分212的面积。这样合理控制第一部分211的尺寸，以尽可能地缩小p型层上电流密度较小的区域，从而保证芯片的发光效果。而第二部分212的尺寸较大，使第二部分212充分发挥过渡结构的作用，以防止电流扩散到凹槽24所在区域，以让光效得到比较明显的提升。
59.示例性地，本公开实施例中，第一部分211的长度与第二部分212的长度的比值可以是1:2。该第一部分211的长度与第二部分212的长度在比值下，能有效提升芯片的发光效果，且不影响芯片的亮度。
60.图3是本公开实施例提供的一种发光结构20的层级结构示意图。如图3所示，在p型层的厚度方向上，局部区域210位于p型层的中部。
61.这样将局部区域210与多量子阱层22间隔分布，避免局部区域210直接与多量子阱层22接触而阻挡电流传递。
62.可选地，在p型层的厚度方向上，局部区域210靠近多量子阱层22的表面距多量子阱层22的距离为500埃至1500埃。
63.通过将局部区域210距多量子阱层22的距离设置在上述范围内，避免局部区域210距多量子阱层22的距离过小，而使局部区域210阻挡电流传递。
64.示例性地，本公开实施例中，局部区域210距多量子阱层22的距离为1000埃。
65.可选地，局部区域210的厚度为8000埃至12000埃。
66.通过将局部区域210的厚度设置在上述范围内，避免局部区域210的厚度过小，而起不到改善刻蚀凹槽24后产生的缺陷导致漏电的问题；还能避免局部区域210的厚度过大，而增大注入硅离子的量，从而提高发光二极管芯片的制备成本。
67.示例性地，本公开实施例中，局部区域210的厚度为10000埃。
68.可选地，如图1所示，发光二极管芯片还包括：钝化层40、第一焊点块51和第二焊点块52，钝化层40至少位于第二半导体层23、第一电极31、凹槽24和第二电极32上，钝化层40具有露出第一电极31的第一通孔41和露出第二电极32的第二通孔42，第一焊点块51和第二焊点块52位于钝化层40上，第一焊点块51通过第一通孔41与第一电极31连接，第二焊点块52通过第二通孔42与第二电极32连接。
69.图4是图1提供的一种发光二极管芯片的俯视图。如图4所示，第一焊点块51和第二焊点块52均为矩形块，增大面积，便于导电。且在钝化层40的表面上，第一焊点块51和第二焊点块52间隔分布。
70.可选地，钝化层40可以是分布式布拉格反射镜distributed bragg reflection，简称dbr层，dbr层包括多个周期性交替层叠的sio2层和tio2层。且dbr层的周期数可以在20至50之间。例如，dbr层的周期数为32。
71.其中，dbr层中sio2层的厚度可以是800埃至1200埃，tio2层的厚度可以是500埃至900埃。
72.dbr层除了具有钝化作用外，还用于将从多量子阱层22射向dbr层的光反射至基板10，提高出光效果。
73.可选地，如图1所示，在钝化层40的表面还设有保护层60，且保护层60从钝化层40的表面延伸至基板10，且保护层60具有露出第一焊点块51和第二焊点块52的通孔，以便于通电连接。
74.示例性地，本公开实施例中，保护层60可以是氧化硅层，氧化硅层的厚度为2000埃。
75.图5是本公开实施例提供的一种发光二极管芯片的制备方法的流程图。该方法用于制备图1所示的发光二极管芯片。如图5所示，该制备方法包括：
76.s11：提供一外延片，外延片包括基板10和位于基板10上的发光结构20。
77.其中，发光结构20包括依次层叠于基板10上的第一半导体层21、多量子阱层22和第二半导体层23，第一半导体层21和第二半导体层23中的一个为p型层，第二半导体层23的表面具有露出第一半导体层21的凹槽24，p型层的的局部区域210注入有硅离子，局部区域210环绕述凹槽24。
78.s12：在外延片上制作第一电极31和第二电极32。
79.其中，第一电极31位于凹槽24内，第二电极32位于第二半导体层23远离基板10的一侧。
80.该种制备方法制备的发光二极管芯片包括层叠在基板10上的发光结构20，在发光结构20上还设有第一电极31和第二电极32，第一电极31位于凹槽24内与第一半导体层21连接，第二电极32与第二半导体层23连接，这样第一电极31和第二电极32通电即可控制发光二极管芯片通电发光。其中，p型层的局部区域210靠近凹槽24，且局部区域210是沿着凹槽24的边缘环绕凹槽24分布的，在局部区域210内还注入有硅离子，硅离子会替换半导体层内的镓离子，而镓离子通常是三价的，硅离子是四价，硅离子替换镓离子后，会在半导体层内多产生一个电子。由于p型层中分布着大量的空穴，因此，通过在局部区域210内注入硅离子可以中和掉局部区域210内的空穴，从而能减少从n型层进入局部区域210内中和的载流子，从而使局部区域210的电流急剧下降，由于中部和是沿凹槽24的边缘分布的，所以能有效减少凹槽24所在区域的电流，防止半导体层上刻蚀凹槽24后产生的缺陷导致漏电的问题，提升发光二极管芯片的光效。
81.图6是本公开实施例提供的一种发光二极管芯片的制备过程示意图。如图6所示，步骤s11中制作外延片可以包括以下几步：
82.第一步，提供一gaas片11。
83.第二步，在gaas片11上生长发光结构20，发光结构20包括依次层叠的第二半导体层23、多量子阱层22和第一半导体层21。
84.本公开实施例中，第一半导体层21和第二半导体层23中的一个为p型层，第一半导体层21和第二半导体层23中的另一个为n型层。
85.示例性地，第二半导体层23可以是n型algainp层。n型algainp层的厚度可为0.5μm至3μm。
86.示例性地，第一半导体层21为掺铟的p型alinp层。p型alinp层的厚度可为0.5μm至3μm。
87.可选地，多量子阱层22包括交替生长的algainp量子阱层和algainp量子垒层，algainp量子阱层和algainp量子垒层中al的含量不同。其中，多量子阱层22可以包括交替
层叠的3至8个周期的algainp量子阱层和algainp量子垒层。
88.作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的algainp量子阱层和algainp量子垒层。
89.可选地，多量子阱层22的厚度可以为150nm至200nm。+
90.第二步中，在生长第二半导体层23前还可以先生长腐蚀截止层，且在生长多量子阱层22之前可以生长alinp载流子限制层。
91.示例性地，本公开实施例中，第一半导体层21可以是p型层。
92.在生长p型层时，制备方法可以包括：
93.生长第一p型材料层；在第一p型材料层的表面形成光刻胶层，光刻胶层具有露出第一p型材料层的注入槽，注入槽在基板上的正投影与局部区域在基板上的正投影重合；通过注入槽向第一p型材料层注入硅离子；去除光刻胶层，生长第二p型材料层，得到p型层。
94.具体可以包括：在生长第一半导体层21时，可以先第一p型材料层。
95.其中，第一p型材料层的厚度可以是8500埃至13500埃
96.例如，生长11000埃的第一p型材料层。
97.接着，在对生长的第一p型材料层的表面形成第一层光刻胶层，第一层光刻胶层露出第一p型材料层的第一区域，通过对第一区域注入硅离子粒离子，以形成局部区域210的第一部分211。
98.然后，去除第一光刻胶层，并在第一p型材料层的表面形成第二层光刻胶层，第二层光刻胶层露出第一p型材料层的第二区域，通过对第二区域注入硅离子粒离子，以形成局部区域210的第二部分212。
99.其中，第一部分211中单位体积注入的硅离子的量高于第二部分212中单位体积注入的硅离子的量。
100.本公开实施例中，第一部分211更靠近凹槽24，因此第一部分211中单位体积注入的硅离子的量更多，以中和掉第一部分211中的绝大部分空穴，从而大幅降低第一部分211的电流，有效防止半导体层上刻蚀凹槽24后产生的缺陷导致漏电的问题，提升发光二极管芯片的光效。
101.接着，去除第二层光刻胶层，生长第二p型材料层，以形成p型层。
102.在生长第一半导体层21之后还可以生长gap窗口层，其中，gap窗口层的厚度为10000埃至20000埃。
103.示例性地，gap窗口层的厚度为11000埃。
104.第三步，如图7所示，在第一半导体层21和蓝宝石基板10之间形成键合层61，将发光结构20键合到蓝宝石基板10上，并去除gaas片11。
105.由于蓝宝石基板10透光率比较高，且蓝宝石材料比较坚硬，化学特性比较稳定，因此采用蓝宝石基板10能使发光二极管具有良好的发光效果和稳定性。
106.具体可以包括：在第二半导体层23的表面涂布氧化硅液体，将蓝宝石基板10置于第二半导体层23的表面。并对外延片加热，加热固化氧化硅液体以在第二半导体层23和蓝宝石基板10之间形成键合层61。
107.可选选地，外延片的加热温度为250℃至350℃。示例性地，加热温度可以是300℃。
108.如图8所示，在步骤s12之前，制备方法还包括以下几步：
109.第一步，刻蚀第二半导体层23形成露出第二半导体层23的凹槽24。
110.具体可以包括：采用干法刻蚀的方式对第二半导体层23刻蚀，露出第一半导体层21。
111.第二步，采用氢氟酸溶液处理凹槽30s至120s。
112.其中，氢氟酸溶液中氟化氢的浓度可以是2％至5％。
113.示例性地，采用3％的氢氟酸溶液处理凹槽2460s。这样通过氢氟酸溶液处理可以腐蚀掉凹槽24边缘产生的缺陷，处理后会形成量子阱处平滑的凹槽24，从而也利于改善光效。
114.如图1所示，在步骤s12中，制备第一电极31和第二电极32可以包括：在凹槽24内上制作第一电极31，在第二半导体层23上制作第二电极32。
115.其中，形成第一电极31和第二电极32可以包括：采用负胶剥离的方式分别加工第一电极31和第二电极32。
116.其中，第一电极31以金铍为主体成分，第二电极32以金锗为基层材料蒸镀，金锗合金蒸发时也需要保证蒸发的功率，避免蒸发时间超过秒钟，以防止合金成分的偏离，并进行退火。
117.步骤s12之后制备方法还可以包括以下几步：
118.第一步，如图1所示，在外延片上制作钝化层40，钝化层40至少位于第二半导体层23的表面、第一电极31、第二电极32和凹槽24上。
119.钝化层40可以是分布式布拉格反射镜层，分布式布拉格反射镜层可以是dbr层，dbr层包括多个周期性交替层叠的sio2层和tio2层。且dbr层的周期数可以在20至50之间。例如，dbr层的周期数为32。
120.其中，dbr层中sio2层的厚度可以是800埃至1200埃，tio2层的厚度可以是500埃至900埃。
121.第二步，在钝化层40上形成第一通孔41和第二通孔42，第一通孔41延伸至第一电极31，第二通孔42延伸至第二电极32。
122.形成钝化层40后，在钝化层40远离基板10的表面形第一通孔41和第二通孔42，第一通孔41延伸至第一电极31，第二通孔42延伸至第二电极32。
123.第三步，在钝化层40的表面制作第一焊点块51和第二焊点块52，第一焊点块51通过第一通孔41与第一电极31连接，第二焊点块52通过第二通孔42与第二电极32连接。
124.在钝化层40的表面采用光刻的方式形成第一焊点块51，使得第一焊点块51通过第一通孔41与第一电极31连接；然后，在钝化层40的表面采用光刻的方式形成第二焊点块52，使得第二焊点块52通过第二通孔42与第二电极32连接。
125.本公开实施例中，第一焊点块51和第二焊点块52均可以包括依次层叠的ti层、第一ni层、au层、第二ni层和sn合金层。
126.示例性地，ti层的厚度可以是500埃至1500埃，例如，ti层的厚度可以是1000埃。
127.示例性地，第一ni层的厚度可以是500埃至1500埃，例如，第一ni层的厚度可以是1000埃。
128.示例性地，au层的厚度可以是8000埃至12000埃，例如，au层的厚度可以是10000埃。
129.示例性地，第二ni层的厚度可以是2000埃至4000埃，例如，第二ni层的厚度可以是3000埃。
130.示例性地，sn合金层的厚度可以是80000埃至100000埃，例如，sn合金层的厚度可以是90000埃。
131.本公开实施例中，制作完第一焊点块51和第二焊点块52后，制备方法还可以包括：在钝化层40的表面制作保护层60，且保护层60从钝化层40的表面延伸至基板10。
132.示例性地，本公开实施例中，保护层60可以是氧化硅层，氧化硅层的厚度为2000埃。
133.需要说明的是，在钝化层40的表面生长保护层60后，可以采用光刻技术在保护层60表面刻蚀出露出焊点块的通孔，以便于通电连接。
134.最后，可以对蓝宝石进行隐形切割划裂，隐形切割划裂可以较好的减少亮度的损失。然后，测试得到发光二极管芯片。
135.以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
技术特征：1.一种改善光效的发光二极管芯片，其特征在于，所述发光二极管芯片包括：基板(10)、发光结构(20)、第一电极(31)和第二电极(32)；所述发光结构(20)包括依次层叠于所述基板(10)上的第一半导体层(21)、多量子阱层(22)和第二半导体层(23)，所述第一半导体层(21)和所述第二半导体层(23)中的一个为p型层，所述第二半导体层(23)的表面具有露出所述第一半导体层(21)的凹槽(24)，所述第一电极(31)位于所述凹槽(24)内，所述第二电极(32)位于所述第二半导体层(23)远离所述基板(10)的一侧；所述p型层的局部区域(210)注入有硅离子，且所述局部区域(210)环绕所述凹槽(24)。2.根据权利要求1所述的发光二极管芯片，其特征在于，所述局部区域(210)包括第一部分(211)和第二部分(212)，所述第一部分(211)紧邻所述凹槽(24)，且环绕所述凹槽(24)，所述第二部分(212)位于所述第一部分(211)远离所述凹槽(24)的一侧，所述第一部分(211)中单位体积注入的硅离子的量高于所述第二部分(212)中单位体积注入的硅离子的量。3.根据权利要求2所述的发光二极管芯片，其特征在于，在所述第一电极(31)和所述第二电极(32)之间连线方向上，所述第一部分(211)的长度与所述第二部分(212)的长度的比值为1:1.5至1:3。4.根据权利要求2所述的发光二极管芯片，其特征在于，所述凹槽(24)为弧形槽，所述第一部分(211)和所述第二部分(212)均呈扇环状。5.根据权利要求1至4任一项所述的发光二极管芯片，其特征在于，在所述p型层的厚度方向上，所述局部区域(210)位于所述p型层的中部。6.根据权利要求5所述的发光二极管芯片，其特征在于，在所述p型层的厚度方向上，所述局部区域(210)靠近所述多量子阱层(22)的表面距所述多量子阱层(22)的距离为500埃至1500埃。7.根据权利要求5所述的发光二极管芯片，其特征在于，所述局部区域(210)的厚度为8000埃至12000埃。8.一种改善光效的发光二极管芯片的制备方法，其特征在于，所述制备方法包括：提供一外延片，所述外延片包括基板和位于所述基板上的发光结构，所述发光结构包括依次层叠于所述基板上的第一半导体层、多量子阱层和第二半导体层，所述第一半导体层和所述第二半导体层中的一个为p型层，所述第二半导体层的表面具有露出所述第一半导体层的凹槽；所述p型层的局部区域注入有硅离子，所述局部区域环绕所述凹槽；在所述外延片上制作第一电极和第二电极，所述第一电极位于所述凹槽内，所述第二电极位于所述第二半导体层远离所述基板的一侧。9.根据权利要求8所述的制备方法，其特征在于，在生长所述p型层时，所述制备方法包括：生长第一p型材料层；在所述第一p型材料层的表面形成光刻胶层，所述光刻胶层具有露出所述第一p型材料层的注入槽，所述注入槽在所述基板上的正投影与所述局部区域在基板上的正投影重合；通过所述注入槽向所述第一p型材料层注入硅离子；去除所述光刻胶层，生长第二p型材料层，得到所述p型层。
10.根据权利要求8所述的制备方法，其特征在于，所述在所述外延片上制作第一电极和第二电极之前，所述制备方法还包括：刻蚀所述第二半导体层形成露出所述第二半导体层的凹槽；采用氢氟酸溶液处理所述凹槽30s至120s。
技术总结本公开提供了一种改善光效的发光二极管芯片及其制备方法，属于光电子制造技术领域。该发光二极管芯片包括：基板、发光结构、第一电极和第二电极；所述发光结构包括依次层叠于所述基板上的第一半导体层、多量子阱层和第二半导体层，所述第一半导体层和所述第二半导体层中的一个为p型层，所述第二半导体层的表面具有露出所述第一半导体层的凹槽，所述第一电极位于所述凹槽内，所述第二电极位于所述第二半导体层远离所述基板的一侧；所述p型层的局部区域注入有硅离子，且所述局部区域环绕所述凹槽。本公开实施例能避免半导体层上刻蚀凹槽后产生的缺陷导致漏电的问题，改善芯片的光效。改善芯片的光效。改善芯片的光效。
技术研发人员：兰叶 王江波 张威
受保护的技术使用者：华灿光电（浙江）有限公司
技术研发日：2022.06.20
技术公布日：2022/11/1
