1.本公开涉及一种固态成像装置。
背景技术：2.具有互补金属氧化物半导体(cmos)和数字信号处理器(dsp)的图像传感器安装在由数字相机等代表的设备上。在图像传感器中，捕获的图像被提供给dsp，在dsp中经历各种处理，并且被输出到诸如应用处理器的外部装置。
3.引用列表
4.专利文献
5.专利文献1：wo 2018/051809 a
技术实现要素：6.本发明要解决的问题
7.然而，在上述技术中，在dsp执行重负荷处理或者执行高速图像数据读出的情况下，可能存在dsp的处理在诸如一个帧周期的预定时段内未完成并且dsp不能适当地执行处理的情况。
8.因此，本公开提出了一种能够适当地执行处理的固态成像装置。
9.问题的解决方案
10.根据本公开的一方面的固态成像装置包括：成像部，获取图像数据；以及控制部，根据对图像数据的dnn处理的时间来改变读出图像数据的时间。
附图说明
11.图1是示出根据实施方式的数码相机的配置实例的框图。
12.图2是示出根据实施方式的成像装置的配置实例的框图。
13.图3是示出了成像装置2的外观配置实例的概况的透视图。
14.图4是用于描述比较例的处理模式的示图。
15.图5是用于描述根据实施方式的第一处理模式的示图。
16.图6是用于描述根据实施方式的第二处理模式的示图。
17.图7是用于描述根据实施方式的第三处理模式的示图。
18.图8是用于描述根据实施方式的第四处理模式的示图。
19.图9是示出基于dnn处理的结果的成像控制处理的过程的实例的流程图。
20.图10是示出基于dnn处理的结果的成像控制处理的处理的第一实例的过程的实例的流程图。
21.图11是用于描述用于改变图像读出的时间的方法的示图。
22.图12是示出控制ad位或合并处理的过程的流程图。
23.图13a是用于描述改变捕获的图像的分辨率的处理的示图。
24.图13b是用于描述改变捕获的图像的分辨率的处理的示图。
25.图13c是用于描述改变捕获的图像的分辨率的处理的示图。
26.图13d是用于描述改变捕获的图像的分辨率的处理的示图。
27.图13e是用于描述改变捕获的图像的分辨率的处理的示图。
28.图14a是用于描述读出roi的方法的示图。
29.图14b是用于描述读出roi的方法的示图。
30.图15是示出根据dnn处理的结果控制fps的处理的过程的实例的流程图。
31.图16a是用于描述改变fps的方法的实例的示图。
32.图16b是用于描述改变fps的方法的实例的示图。
33.图17是用于描述关键点处理作为改变fps的方法的实例的示图。
具体实施方式
34.在下文中，基于附图详细描述本公开的实施方式。另外，在以下的实施方式中，对相同部分标注相同标号并省略重复说明。
35.注意，按照以下顺序给出描述。
36.1.概述
37.1-1.数码相机的配置实例
38.1-2.成像装置的配置实例
39.1-3.成像装置的外观配置实例
40.2.比较例
41.2-1.比较例的处理模式
42.3.实施方式
43.3-1.第一种处理模式
44.3-2.第二处理模式
45.3-3.第三种处理模式
46.3-4.第四种处理模式
47.3-5.成像控制处理
48.3-6.分辨率控制
49.3-7.roi控制
50.3-8.fps控制
51.3-9.类别分类
52.3-10.关键点处理
53.4.效果
54.《1.概述》
55.[1-1.数码相机的配置实例]
[0056]
《应用本技术的数码相机的一个实施方式》
[0057]
图1是示出应用本技术的数码相机的实施方式的配置实例的框图。
[0058]
注意，数码相机可以捕获静态图像和运动图像两者。
[0059]
在图1中，数码相机包括光学系统1、成像装置2、存储器3、信号处理部4、输出部5以
及控制部6。
[0060]
光学系统1包括例如未示出的变焦透镜、聚焦透镜、光圈等，并且使来自外部的光入射到成像装置2上。
[0061]
成像装置2是例如通过使用一个芯片形成的互补金属氧化物半导体(cmos)图像传感器，并且从光学系统1接收入射光，执行光电转换，并且输出对应于来自光学系统1的入射光的图像数据。
[0062]
此外，成像装置2使用图像数据等来执行例如识别预定识别对象的识别处理和其他信号处理，并且输出信号处理的信号处理结果。
[0063]
存储器3临时存储由成像装置2输出的图像数据等。
[0064]
信号处理部4根据需要使用存储在存储器3中的图像数据执行诸如去噪和白平衡调整等处理作为相机信号处理，并且将结果提供至输出部5。
[0065]
输出部5输出来自信号处理部4的图像数据或者存储在存储器3中的信号处理结果。
[0066]
即，输出部5包括例如包括液晶等的显示器(未示出)，并且显示与来自信号处理部4的图像数据对应的图像作为所谓的直通(through)图像。
[0067]
此外，输出部5包括例如驱动器(未示出)，该驱动器驱动诸如半导体存储器、磁盘或光盘的记录介质，并且将来自信号处理部4的图像数据或存储在存储器3中的信号处理结果记录在记录介质上。
[0068]
此外，输出部5用作例如与外部装置执行数据传输的接口(i/f)，并且将来自信号处理部4的图像数据、记录在记录介质上的图像数据等传输至外部装置。
[0069]
控制部6根据用户的操作等控制包括在数码相机中的每个块。
[0070]
在以上述方式配置的数码相机中，成像装置2捕获图像。即，成像装置2从光学系统1接收入射光，执行光电转换，获取与入射光对应的图像数据，并且输出图像数据。
[0071]
由成像装置2输出的图像数据被提供给存储器3并存储在存储器3中。通过信号处理部4对存储在存储器3中的图像数据进行相机信号处理，并且将所产生的图像数据提供给输出部5并输出。
[0072]
此外，成像装置2通过使用通过成像获得的图像(数据)等执行信号处理，并且输出信号处理的信号处理结果。由成像装置2输出的信号处理结果例如存储在存储器3中。
[0073]
在成像装置2中，选择性地执行通过成像获得的图像本身的输出和使用图像的信号处理的信号处理结果等的输出。
[0074]
[1-2.成像装置的配置实例]
[0075]
图2是示出图1的成像装置2的配置实例的框图。
[0076]
在图2中，成像装置2包括成像块20和信号处理块30。成像块20和信号处理块30通过连接线(内部总线)cl1、cl2和cl3电连接。
[0077]
成像块20包括成像部21、成像处理部22、输出控制部23、输出接口(i/f)24以及成像控制部25，并且捕获图像。
[0078]
成像部21包括二维布置的多个像素。成像部21由成像处理部22驱动，并且捕获图像。
[0079]
即，来自光学系统1(图1)的光入射在成像部21上。在每个像素中，成像部21接收来
自光学系统1的入射光，执行光电转换，并且输出对应于入射光的模拟图像信号。
[0080]
要注意的是，例如，可从多个尺寸(例如，12m(3968
×
2976)像素和视频图形阵列(vga)尺寸(640
×
480像素))中选择由成像部21输出的图像(信号)的尺寸。
[0081]
此外，例如，可以从rgb(红色、绿色以及蓝色)的彩色图像和仅亮度的单色图像中选择由成像部21输出的图像的类型。
[0082]
这些选择中的每个可以作为成像模式的一种设置来执行。
[0083]
成像处理部22根据成像控制部25的控制，执行与成像部21中的图像捕获相关的成像处理，诸如成像部21的驱动、由成像部21输出的模拟图像信号的模数(ad)转换、或者成像信号处理。
[0084]
此处，成像信号处理的实例包括以下处理：对于由成像部21输出的图像，通过诸如计算每个小区域的像素值的平均值的方法获得每个预定小区域的亮度；将由成像部21输出的图像转换成高动态范围(hdr)图像的处理；缺陷校正；显影等。
[0085]
成像处理部22输出通过由成像部21输出的模拟图像信号的ad转换等获得的数字图像信号(此处，例如，12m像素或vga尺寸的图像)作为捕获的图像。
[0086]
由成像处理部22输出的捕获的图像被提供给输出控制部23，并且还经由连接线cl2被提供给信号处理块30的图像压缩部35。
[0087]
从成像处理部22向输出控制部23提供捕获的图像，并且经由连接线cl3从信号处理块30提供使用捕获的图像等的信号处理的信号处理结果。
[0088]
输出控制部23执行使来自成像处理部22的捕获的图像和来自信号处理块30的信号处理结果选择性地从(一个)输出i/f 24输出至外部(例如，图1的存储器3等)的输出控制。
[0089]
即，输出控制部23选择来自成像处理部22的捕获的图像或者来自信号处理块30的信号处理结果，并且将所选择的事物提供给输出i/f 24。
[0090]
输出i/f 24是向外部输出从输出控制部23提供的捕获的图像和信号处理结果的i/f。例如，可以使用诸如移动行业处理器接口(mipi)等相对高速的并行i/f作为输出i/f 24。
[0091]
在输出i/f 24上，根据输出控制部23的输出控制，将来自成像处理部22的捕获的图像或来自信号处理块30的信号处理结果输出至外部。因此，例如，在外部仅需要来自信号处理块30的信号处理结果并且不需要捕获的图像本身的情况下，可以仅输出信号处理结果，并且可以减少从输出i/f 24输出至外部的数据量。
[0092]
此外，通过在信号处理块30中执行提供外部所需的信号处理结果的信号处理并且从输出i/f 24输出处理的信号处理结果，消除了在外部执行信号处理的必要性，并且可以减少外部块的负荷。
[0093]
成像控制部25包括通信i/f 26和寄存器组27。
[0094]
例如，通信i/f 26是诸如串行通信i/f(诸如，内部集成电路(12c))的第一通信i/f，并且与外部(例如，图1的控制部6等)交换诸如从寄存器组27读出或写入寄存器组27的信息的必要信息。
[0095]
寄存器组27包括多个寄存器，并且存储与成像部21中的图像捕获有关的成像信息和各种其他信息。
[0096]
例如，寄存器组27存储在通信i/f 26上从外部接收到的成像信息以及成像处理部22中的成像信号处理的结果(例如，成像图像的各小区域的亮度等)。
[0097]
存储在寄存器组27中的成像信息的实例包括iso感光度(在成像处理部22中的ad转换时的模拟增益)、曝光时间(快门速度)、帧速率、焦点、成像模式、剪切范围等。(或指示它们的信息)。
[0098]
成像模式的实例包括手动设置曝光时间、帧速率等的手动模式以及根据场景自动设置曝光时间和帧速率的自动模式。自动模式的实例包括与各种成像场景(例如，夜晚场景和人的面部)对应的模式。
[0099]
此外，剪切范围是指在成像处理部22剪切由成像部21输出的图像的一部分并且输出该部分作为捕获的图像的情况下，从由成像部21输出的图像剪切的范围。通过指定剪切范围，例如，可以从由成像部21输出的图像中仅剪切存在人的范围等。要注意的是，作为图像剪切，存在从由成像部21输出的图像中进行剪切的方法，并且此外，存在从成像部21仅读出剪切范围的图像(信号)的方法。
[0100]
成像控制部25根据寄存器组27中存储的成像信息来控制成像处理部22，由此控制成像部21中的图像的捕获。
[0101]
此外，寄存器组27能够存储成像信息以及成像处理部22中的成像信号处理的结果，并且还能够存储与输出控制部23中的输出控制有关的输出控制信息。输出控制部23能够根据寄存器组27中存储的输出控制信息，进行使成像图像和信号处理结果选择性地输出的输出控制。
[0102]
此外，在成像装置2中，成像控制部25和信号处理块30的中央处理单元(cpu)31通过连接线cl1连接，并且cpu 31可以经由连接线cl1对寄存器组27进行信息的读出和写入。
[0103]
即，在成像装置2中，不仅能够从通信i/f 26对寄存器组27进行信息的读出、写入，还能够从cpu 31对寄存器组27进行信息的读出、写入。
[0104]
信号处理块30包括cpu 31、数字信号处理器(dsp)32、存储器33、通信i/f 34、图像压缩部35以及输入i/f 36，并且通过使用在成像块20中获得的捕获的图像等进行预定的信号处理。
[0105]
包括在信号处理块30中的cpu 31至输入i/f 36经由总线彼此连接，并且可根据需要交换信息。
[0106]
cpu 31执行存储在存储器33中的程序，以执行信号处理块30的控制、经由连接线cl1对成像控制部25的寄存器组27进行信息的读出和写入、以及各种其他处理。cpu 31也被称为控制部。
[0107]
例如，cpu 31通过执行程序，用作成像信息计算部，该成像信息计算部通过使用由dsp 32中的信号处理所获得的信号处理结果来计算成像信息；并且将通过使用信号处理结果计算的新的成像信息经由连接线cl1反馈给成像控制部25的寄存器组27，并且使寄存器组27存储新的成像信息。
[0108]
因此，作为结果，cpu 31能够根据成像图像的信号处理结果对成像部21的成像和成像处理部22的成像信号处理进行控制。
[0109]
此外，能够从通信i/f 26向外部提供(输出)cpu 31使寄存器组27存储的成像信息。例如，可以将存储在寄存器组27中的成像信息中的聚焦信息从通信i/f 26提供给控制
聚焦的聚焦驱动器(未示出)。
[0110]
通过执行存储在存储器33中的程序，dsp 32用作信号处理部，该信号处理部使用经由连接线cl2从成像处理部22提供给信号处理块30的捕获的图像或者通过输入i/f 36从外部接收的信息进行信号处理。
[0111]
通过读出并执行预先经受教师数据的学习并作为学习模型存储在存储器33中的程序，dsp 32使用深度神经网络(dnn)执行识别处理。即，dsp 32被配置为机器学习部。
[0112]
存储器33包括静态随机存取存储器(sram)、动态ram(dram)等，并且存储信号处理块30的处理所需的数据等。
[0113]
例如，存储器33存储在通信i/f 34上从外部接收的程序、在图像压缩部35中压缩并且用于dsp 32中的信号处理的捕获的图像、在dsp 32中执行的信号处理的信号处理结果、通过输入i/f 36接收的信息等。
[0114]
例如，通信i/f 34是诸如串行外围接口(spi)的串行通信i/f的第二通信i/f，并且与外部(例如，图1的存储器3或控制部6等)交换诸如由cpu 31或dsp 32执行的程序的必要信息。
[0115]
例如，通信i/f 34从外部下载由cpu 31或dsp 32执行的程序，将该程序提供至存储器33，并且使存储器33存储该程序。
[0116]
因此，能够通过由通信i/f 34下载的程序在cpu 31或dsp 32中执行各种处理。
[0117]
注意，通信i/f 34可以与外部交换程序以及任意数据。例如，通信i/f 34可将通过dsp 32中的信号处理所获得的信号处理结果输出至外部。此外，通信i/f 34能够根据cpu 31的指令向外部装置输出信息，以根据cpu 31的指令控制外部装置。
[0118]
这里，通过dsp 32中的信号处理所获得的信号处理结果可以从通信i/f 34输出至外部，并且此外，可以通过cpu 31将信号处理结果写入成像控制部25的寄存器组27中。写入寄存器组27的信号处理结果可以从通信i/f 26输出到外部。这同样适用于在cpu 31中进行的处理的处理结果。
[0119]
成像处理部22经由连接线cl2将捕获的图像提供给图像压缩部35。图像压缩部35执行用于压缩捕获的图像的压缩处理，生成数据量比捕获的图像少的压缩图像。
[0120]
在图像压缩部35中生成的压缩图像经由总线提供给存储器33并被存储。
[0121]
这里，dsp 32中的信号处理可以通过使用捕获的图像本身来执行，或者可以通过使用从图像压缩部35中的捕获的图像生成的压缩图像来执行。由于压缩图像的数据量小于捕获的图像的数据量，因此dsp 32中的信号处理的负荷可减小，并且存储压缩图像的存储器33的存储容量可节省。
[0122]
作为图像压缩部35中的压缩处理，例如，可执行将12m(3968
×
2976)像素的捕获图像转换成vga尺寸的图像的按比例缩小。此外，在对亮度执行dsp 32中的信号处理并且捕获的图像是rgb图像的情况下，可以执行将rgb图像转换为例如yuv图像的yuv转换作为压缩处理。
[0123]
另外，图像压缩部35可以使用软件来获得，也可以使用专用的硬件来获得。
[0124]
输入i/f 36是从外部接收信息的i/f。例如，输入i/f 36从外部传感器接收外部传感器的输出(外部传感器输出)，经由总线将输出提供至存储器33，并且使存储器33存储输出。
[0125]
例如，可类似于输出i/f 24，使用诸如移动行业处理器接口(mipi)等的并行i/f作为输入i/f 36。
[0126]
此外，作为外部传感器，例如，可以使用感测关于距离的信息的距离传感器；此外，作为外部传感器，例如，可以使用感测光并且输出对应于该光的图像的图像传感器，即，不同于成像装置2的图像传感器。
[0127]
dsp 32可以通过使用捕获的图像(或从其生成的压缩图像)或通过使用外部传感器输出来执行信号处理，该外部传感器输出由输入i/f 36从如上所述的外部传感器接收并存储在存储器33中。
[0128]
在以上述方式配置的单芯片式成像装置2中，在dsp 32中进行使用通过在成像部21中成像而获得的捕获的图像(或从其生成的压缩图像)的信号处理，并且从输出i/f 24中选择性地输出信号处理的信号处理结果和捕获图像。因此，能够以小尺寸配置输出用户所需的信息的成像装置。
[0129]
在此处，在成像装置2内不进行dsp 32的信号处理，因此，不输出信号处理结果，但是从成像装置2输出捕获的图像的情况下，即，在成像装置2被配置为仅仅捕获和输出图像的图像传感器的情况下，成像装置2可仅仅包括成像块20，该成像块不包括输出控制部23。
[0130]
[1-3.成像装置的外观配置实例]
[0131]
图3是示出了图1的成像装置2的外观配置实例的概述的透视图。
[0132]
例如，如图3所示，成像装置2可被配置为具有堆叠多个裸片的堆叠结构的单芯片半导体设备。
[0133]
在图3中，通过堆叠裸片51和52中的两个裸片来配置成像装置2。
[0134]
在图3中，成像部21安装在上芯片51上，并且成像处理部22到成像控制部25以及cpu 31到输入i/f 36安装在下裸片52上。
[0135]
上裸片51和下裸片52例如通过形成贯通裸片51并到达裸片52的贯通孔，或者进行将暴露于裸片51的下表面侧的cu布线与暴露于裸片52的上表面侧的cu布线直接连接的cu-cu接合等来电连接。
[0136]
此处，在成像处理部22中，例如，列平行ad系统或者区域ad系统可用作用于执行由成像部21输出的图像信号的ad转换的系统。
[0137]
在列并行ad系统中，例如，为包括在成像部21中的像素列设置模数转换器(adc)，并且每列的adc负责该列的像素的像素信号的ad转换；因此，并行执行一行的各列的像素的图像信号的ad转换。在采用列并行ad系统的情况下，执行列并行ad系统的ad转换的成像处理部22的一部分可安装在上裸片51上。
[0138]
在区域ad系统中，包括在成像部21中的像素被分成多个块，并且为每个块设置adc。然后，每个块的adc负责块的像素的像素信号的ad转换，并且因此并行执行多个块的像素的图像信号的ad转换。在区域ad系统中，图像信号的ad转换(读出和ad转换)可以以块作为最小单位仅对包括在成像部21中的像素中的必要像素执行。
[0139]
要注意的是，如果允许成像装置2的面积更大，那么可通过使用一个裸片配置成像装置2。
[0140]
此外，虽然在图3中堆叠两个裸片51和52以配置单芯片式成像装置2，但是单芯片式成像装置2可以通过堆叠三个或更多个裸片而配置。例如，在堆叠三个裸片以配置单芯片
式成像装置2的情况下，图3的存储器33可以安装在另一个裸片上。
[0141]
这里，与以堆叠结构配置的单片式成像装置2相比，传感器芯片、存储器芯片和dsp芯片通过多个凸块并行连接的成像装置(在下文中，也称为凸块连接的成像装置)涉及厚度的大幅增加和尺寸的增加。
[0142]
而且，由于凸块的连接部分中的信号劣化等，凸块连接的成像装置难以确保从成像处理部22向输出控制部23输出捕获的图像的足够速率。
[0143]
通过使用层叠结构的成像装置2，能够防止上述装置的大型化，但是不能够确保成像处理部22与输出控制部23之间的足够的速率。
[0144]
因此，通过使用层叠结构的成像装置2，可以以小尺寸配置输出用户所需的信息的成像装置。
[0145]
在用户需要的信息是捕获的图像的情况下，成像装置2可以输出捕获的图像。
[0146]
此外，在通过使用捕获的图像的信号处理获得用户所需要的信息的情况下，通过在dsp 32中执行信号处理，成像装置2可获得并输出信号处理结果作为用户所需要的信息。
[0147]
作为在成像装置2中执行的信号处理，即，dsp 32的信号处理，例如，可采用从捕获的图像识别预定识别对象的识别处理。
[0148]
《2.比较例》
[0149]
[2-1.比较例的处理模式]
[0150]
在描述本公开的实施方式之前，描述根据比较例的处理模式。图4是用于描述根据比较例的处理模式的示图。
[0151]
如图4所示，cpu 31在从成像部21执行图像读出的处理的同时将使能信号保持为低，并且如果图像读出处理结束，则将使能信号变为高。当检测到使能信号变为高时，dsp 32开始dsp处理。之后，如果dsp处理完成，则cpu 31将使能信号变为低。由此，在成像部21中进行下一轮的图像读出处理。
[0152]
如图4所示，在比较例中，由于在图像读出之后执行dsp处理，所以在图像读出花费长时间的情况下或者在dsp处理花费长时间的情况下，可能不会在一帧内完成dsp处理。
[0153]
《3.实施方式》
[0154]
[3-1.第一处理模式]
[0155]
现将使用图5描述根据实施方式的第一处理模式。图5是用于描述根据实施方式的第一处理模式的示图。
[0156]
如图5所示，在第一处理模式中，图像读出处理的时间被设置为更短，并且dsp处理的时间被设置为比在比较例中更长。该情况下，cpu 31将用于改变成像处理部22的图像读出处理的时间的控制信号输出到成像控制部25。例如，cpu 31将控制信号输出到成像控制部25，该控制信号用于使成像处理部22减少ad转换时的位数(也称为ad位)，或者进行像素合并处理，或者进行将读出的像素稀疏化的处理。cpu 31根据图像读出的时间缩短量，使使能信号变为高，并且使dsp 32执行dsp处理。由此，cpu 31能够延长dsp处理的时间而无需并行地执行图像读出处理和dsp处理。
[0157]
在第一处理模式中，可以通过缩短图像读出处理的时间来确保dsp处理的时间。在第一实施方式中，dsp的dnn识别系统可通过延长dsp处理的时间而得到改进。即，第一实施方式可以被称为准确度优先模式。
[0158]
[3-2.第二处理模式]
[0159]
现将使用图6描述根据实施方式的第二处理模式。图6是用于描述根据实施方式的第二处理模式的示图。
[0160]
如图6中所示，在第二处理模式中，与第一处理模式相比，可以提高帧速率。该情况下，cpu 31向成像控制部25输出用于缩短成像处理部22的图像读出处理的时间的控制信号。例如，cpu 31减少由成像处理部22进行的图像读出处理的时间，使得能够在一帧周期内进行2次以上的读出处理。cpu 31根据图像读出的时间缩短量，使使能信号变为高，并且使dsp 32执行dsp处理。在第二实施方式中，在一帧中交替并重复地执行图像读出处理和dsp处理。在图6所示的实例中，图像读出处理和dsp处理各自执行两次。
[0161]
在第二处理模式中，通过缩短图像读出处理的时间，可以在一帧中多次执行图像读出处理和dsp处理。由此，第二实施方式能够提高帧速率。即，第二实施方式可以称为速度优先模式。
[0162]
[3-3.第三处理模式]
[0163]
现将使用图7描述根据实施方式的第三处理模式。图7是用于描述根据实施方式的第三处理模式的示图。
[0164]
如图7所示，在第三处理模式中，准确度优先模式和速度优先模式可以通过用户的指定进行切换。在图7所示的实例中，在帧周期t1内选择准确度优先模式，并且在帧周期t2内选择速度优先模式。在优先级被给予dnn的准确度的情况下，用户只需要选择准确度优先模式。用户可以根据情况选择期望的模式。由此，cpu 31能够进行控制，使得在帧周期t1内执行重视准确度的处理，在帧周期t2内执行重视速度的处理。即，cpu 31可根据用户的期望动态地改变处理模式。
[0165]
[3-4.第四处理模式]
[0166]
现将使用图8描述根据实施方式的第四实际处理模式。图8是用于描述根据实施方式的第四处理模式的示图。
[0167]
如图8所示，在第四处理模式中，进行控制，以便根据dsp处理的时间动态地改变图像读出处理的时间。在图8所示的实例中，帧周期t2的dsp处理时间被设置为比帧周期t1的dsp处理时间长。在这种情况下，cpu 31对每个帧周期t1和帧周期t2计算dsp 32执行dsp处理所需的时间。根据dsp处理所需的时间的计算结果，cpu 31向成像控制部25输出控制信号，该控制信号控制在帧周期t1内由成像处理部22进行的图像读出处理的时间和在帧周期t2内由成像处理部22进行的图像读出处理的时间。
[0168]
在第四实施方式中，cpu 31根据dsp 32执行dsp处理所需的时间来执行控制。由此，第四实施方式可以根据dsp处理所需的时间动态地控制图像读出处理的时间。
[0169]
[3-5.成像控制处理]
[0170]
现在将使用图9来描述基于dnn处理的结果的成像控制处理的过程。图9是示出基于dnn处理的结果的成像控制处理的过程的实例的流程图。
[0171]
cpu 31向成像控制部25输出控制信号，以使成像部21对包含成像对象的周围环境进行成像(步骤s10)。具体而言，根据cpu 31的控制信号，成像控制部25驱动成像部21，以使成像部21对周围环境进行成像。
[0172]
cpu 31向成像控制部25输出控制信号，以使成像处理部22对由成像部21拍摄到的
图像执行各种成像处理(步骤s11)。cpu 31向成像控制部25输出控制信号以使成像处理部22执行图像压缩处理，以便对成像处理后的图像执行dnn处理(步骤s12)。
[0173]
cpu 31向dsp 32输出控制信号，以使dsp 32对图像压缩处理后的图像执行dnn处理(步骤s13)。cpu 31基于dnn处理的结果控制成像处理(步骤s14)。稍后描述用于基于dnn处理的结果来控制成像处理的方法。
[0174]
cpu 31确定是否结束成像处理(步骤s15)。在确定结束成像处理(步骤s15：是)的情况下，结束图9的处理。另一方面，在确定继续成像处理的情况下(步骤s15：否)，过程进行至步骤s10。
[0175]
现在将使用图10描述基于dnn处理的结果的成像控制处理的第一实例。图10是示出基于dnn处理的结果的成像控制处理的处理的第一实例的过程的实例的流程图。
[0176]
cpu 31确定指示dsp 32的dnn处理结果的识别系统的分数是否为预定的阈值以上(步骤s20)。在确定dnn处理的结果的分数是预定阈值以上的情况下(步骤s20：是)，过程前进到步骤s21。另一方面，在确定dnn处理结果的分数小于预定阈值的情况下(步骤s20：否)，过程前进到步骤s22。
[0177]
在步骤s20中确定为“是”的情况下，cpu 31向成像控制部25输出控制信号以使成像控制部25减少图像读出的时间(步骤s21)。另一方面，在步骤s20中确定为“否”的情况下，cpu 31向成像控制部25输出控制信号，以使成像控制部25增加图像读出的时间(步骤s22)。即，cpu 31根据dnn处理的结果来改变图像读出的时间。
[0178]
现将使用图11描述用于改变图像读出的时间的方法。图11是用于描述用于改变图像读出的时间的方法的示图。
[0179]
图11示出了图像读出时间确定表tb1。cpu 31参照图像读出时间确定表tb1来改变图像读出的时间。图像读出时间确定表tb1包括诸如“ad位”和“合并”的项。
[0180]“ad位”表示当成像处理部22对模拟像素信号执行ad转换时的位数。作为“ad位”，选择12位、10位、8位、6位和4位中的任一个。位数越大，图像读出的时间越长，但是dnn的性能越好。位数越小，图像读出的时间越短，但是dnn的性能越差。
[0181]“合并”表示成像处理部22组合像素以将组合像素视为一个像素的处理。作为“合并”，选择full、v2h2、v4h4和v8h8中的任一个。full意味着不执行合并。v2h2表示执行两个垂直像素和两个水平像素的2
×
2合并处理。v4h4表示执行四个垂直像素和四个水平像素的4
×
4合并处理。v8h8表示执行八个垂直像素和八个水平像素的8
×
8合并处理。在不执行合并的情况下，图像读出的时间越长，但是dnn的性能得到改善；执行合并的区域越大，图像读出的时间越短，但是dnn的性能越差。
[0182]
例如，通过选择控制#1，cpu 31向成像控制部25输出控制信号，该控制信号使成像处理部22进行将ad位设为12位并将合并设为full的处理。即，cpu 31通过选择期望的控制编号(#)来控制“ad位”和“合并”两者。cpu 31可控制“ad位”或“合并”。
[0183]
现将使用图12描述用于控制ad位或合并的方法。图12是示出控制ad位或合并处理的过程的流程图。
[0184]
cpu 31基于dsp 32的dnn处理结果，确定是否优先于分辨率处理成像图像(步骤s30)。具体而言，cpu 31基于从dnn处理的结果估计出的被摄体来确定是否优先于分辨率进行处理。例如，在被摄体是汽车的情况下，cpu 31确定为优先于灰度执行处理。例如，在被摄
体是白线的情况下，cpu 31确定优先于分辨率进行处理。在确定为优先分辨率的情况下(步骤s30：是)，过程进行至步骤s31。在确定为不优先分辨率的情况下(步骤s30：否)，过程进行至步骤s32。
[0185]
在步骤s30中确定为“是”的情况下，cpu 31选择合并控制(步骤s31)。在步骤s30中确定为“否”的情况下，cpu 31选择ad位控制(步骤s32)。
[0186]
如图12中所述，在可估计被摄体的情况下，cpu 31可根据被摄体控制成像处理。
[0187]
[3-6.分辨率控制]
[0188]
现将使用图13a、图13b、图13c、图13d以及图13e描述对捕获的图像执行合并处理以改变分辨率的处理。图13a至图13e是用于描述改变捕获的图像的分辨率的处理的示图。
[0189]
图13a示出了像素电路100。在像素电路100中，布置接收红光的成像像素r、接收绿光的成像像素g和接收蓝光的成像像素b。像素电路100包括8行和8列的总共64个像素。图13a示出合并为full的状态，即，不执行合并处理的状态。在x方向上，按照0至7的顺序读出像素。在y方向上，按照0至7的顺序读出像素。
[0190]
图13b示出了像素电路100a。像素电路100a是对像素电路100执行2
×
0合并处理的像素电路。像素电路100a的第0像素行是其中像素电路100的第0像素行和第二像素行以模拟方式连接的像素行。像素电路100a的第1像素行是像素电路100的第1像素行和第3像素行以模拟方式连接的像素行。像素电路100a的第2像素行是像素电路100的第4像素行和第6像素行以模拟方式连接的像素行。像素电路100a的第3像素行是像素电路100的第5像素行和第7像素行以模拟方式连接的像素行。因此，像素电路100a是包括4行8列的总共32个像素的像素电路。
[0191]
图13c示出了像素电路100b。像素电路100b是对像素电路100执行2
×
2合并处理的像素电路。像素电路100b的第0像素行是像素电路100的第0像素行和第2像素行以模拟方式连接的像素行。像素电路100b的第一像素行是像素电路100的第一像素行和第三像素行以模拟方式连接的像素行。像素电路100b的第2像素行是像素电路100的第4像素行和第6像素行以模拟方式连接的像素行。像素电路100b的第3像素行是像素电路100的第5像素行和第7像素行以模拟方式连接的像素行。像素电路100b的第0像素列是像素电路100的第0像素列和第2像素列以模拟方式连接的像素列。像素电路100b的第1像素列是像素电路100的第1像素列和第3像素列以模拟方式连接的像素列。像素电路100b的第2像素列是像素电路100的第4像素列和第6像素列以模拟方式连接的像素列。像素电路100b的第3像素列是像素电路100的第5像素列和第7像素列以模拟方式连接的像素列。因此，像素电路100b是包括4行4列的总共16个像素的像素电路。
[0192]
图13d示出了像素电路100c。像素电路100c是对像素电路100执行4
×
4合并处理的像素电路。在这种情况下，像素电路100的第0至第3像素行以模拟方式连接，并且第4至第7像素行以模拟方式连接。进一步地，像素电路100的第0像素列和第1像素列以模拟方式连接，第2像素列和第3像素列以模拟方式连接。此外，像素电路100的第4像素列和第5像素列以模拟方式连接，第6像素列和第7像素列以模拟方式连接。此外，像素电路100的以模拟方式连接的第0像素列和第1像素列以及以模拟方式连接的第2像素列和第3像素列以数字方式连接。此外，像素电路100的以模拟方式连接的第四像素列和第五像素列以及以模拟方式连接的第六像素列和第七像素列以数字方式连接。由此，像素电路100成为2行2列的像素电
路100c。
[0193]
图13e示出了像素电路200。像素电路200包括16
×
8的总共128个像素。在像素电路200中，读出第0至第3像素行和第8至11像素行。另一方面，在像素电路200中，未读出第4至第7像素行和第12至第15像素行。在这种情况下，像素电路200的第0和第2像素行以模拟方式连接。像素电路200的第一和第三像素行以模拟方式连接。像素电路200的第8和第10像素行以模拟方式连接。像素电路200的第9和第11像素行以模拟方式连接。
[0194]
因此，像素电路200变成4行8列的像素电路200a。
[0195]
在本公开中，如图13a至图13e中所描述的，通过执行合并处理以使待读出的像素区域稀疏化，能够减少dsp处理的负荷。换言之，可以通过减少dsp处理的负荷来减少dsp处理的时间。
[0196]
在本公开中，可通过将成像区域限于关注区域(roi)来减少dsp处理的时间。现在将使用图14a和图14b描述用于读出roi的方法。图14a和图14b是用于描述读出roi的方法的示图。在图14a和图14b中，在roi是捕获的图像的中心区域的假设下给出描述。
[0197]
[3-7.roi控制]
[0198]
图14a示出了在将捕获的图像的读出区域限制为roi时，曝光和读出处理均限制为roi的情况下的处理。在图14a中，直线l1表示曝光处理，并且虚线l2表示读出处理。
[0199]
例如，对于从帧周期t11至帧周期t12持续的时段t1执行曝光处理。然后，对通过帧周期t11至帧周期t12的曝光处理所获得的捕获的图像进行帧周期t12的时段t2的读出处理。由此，在帧周期t12输出整个区域的捕获的图像。类似地，对于从帧周期t12到帧周期t13的时段t1执行曝光处理。接着，对通过帧周期t12至帧周期t13的曝光处理而得到的捕获的图像进行帧周期t13的时段t2的读出处理。由此，在帧周期t13输出整个区域的捕获的图像。
[0200]
这里，假定在帧周期t13的过程中读出区域被限制为roi。在图14a所示的实例中，由于曝光和读出处理两者都限于roi，因此对在读出区域限于roi之前的帧周期t13中开始曝光的捕获图像不执行读出处理，因此不输出该捕获图像。在图14a中，由点划线表示的线l3表示不开始读出处理。
[0201]
然后，在帧周期t14中的时段t3内执行捕获的图像的roi区域的曝光处理。然后，对通过帧周期t14中的曝光处理所获得的捕获的图像进行从帧周期t14至帧周期t15的时段t4的读出处理。由此，在帧周期t15内输出roi区域的捕获的图像。
[0202]
另一方面，图14b示出了当将捕获的图像的读出区域限制为roi时仅将读出处理限制为roi的情况下的处理。在读出区域局限于roi之前的处理与图14a的处理相似，并且省略其描述。
[0203]
假定在帧周期t13的过程中读出区域被限制为roi。在图14b所示的实例中，由于仅读出处理限于roi，因此甚至对读出区域限于roi之前的帧周期t13中开始曝光的捕获的图像也执行读出处理。所以，对于在帧周期t13至帧周期t14中曝光整个区域的捕获的图像，在帧周期t14中仅执行roi区域的读出处理。由此，在帧周期t14中输出roi区域的捕获的图像。
[0204]
然后，在帧周期t14中的时段t4执行捕获的图像的roi区域的曝光处理。然后，对通过帧周期t14中的曝光处理所获得的捕获的图像进行从帧周期t14至帧周期t15的时段t4的读出处理。由此，在帧周期t15中输出roi区域的捕获的图像。此外，对于从帧周期t14持续至帧周期t15的时段t1执行曝光处理。然后，对于通过帧周期t14至帧周期t15中的曝光处理获
得的捕获的图像，在帧周期t15中执行roi区域的读出处理。由此，在帧周期t15内输出roi区域的捕获的图像。
[0205]
[3-8.fps控制]
[0206]
在本公开中，帧每秒(fps)可根据dnn处理的结果来控制。
[0207]
现在将使用图15来描述用于根据dnn处理的结果来控制fps的方法。图15是示出根据dnn处理的结果控制fps的处理的过程的实例的流程图。
[0208]
cpu 31确定表示dsp 32的dnn处理结果的识别系统的分数是否为预定阈值以上(步骤s40)。在确定为dnn处理结果的分数为预定阈值以上的情况下(步骤s40：是)，过程进行至步骤s41。另一方面，在确定为dnn处理结果的分数小于预定阈值的情况下(步骤s40：否)，过程进入步骤s42。
[0209]
在步骤s40中确定为是的情况下，cpu 31将控制信号输出至成像控制部25以升高fps(步骤s41)。另一方面，在步骤s40中确定为否的情况下，cpu 31向成像控制部25输出控制信号以降低fps(步骤s42)。即，cpu 31根据dnn处理的结果改变fps。
[0210]
[3-9.类别分类]
[0211]
现在将使用图16a和图16b描述用于改变fps的方法的实例。图16a和图16b是用于描述用于改变fps的方法的实例的示图。图16a和图16b示出了作为用于改变fps的方法的实例的类别分类的确定结果。
[0212]
图16a示出了在fps被提高的情况下由dsp 32进行的类别识别的结果。如图16a所示，识别结果包括诸如“识别对象”、“类别”和“分数”的项。
[0213]“识别对象”表示dsp 32识别其类别的识别对象的图像。“类别”表示识别对象所属的类别。“分数”表示识别对象被分类到相应类别的概率。在图16a所示的实例中，“捕鼠器”的分数是“0.36”。这表明识别对象被分类为“捕鼠器”的概率是36％。“狨猴”的分数是“0.07”。这表明识别对象被分类为“狨猴”的概率是7％。“家朱雀”的分数是“0.05”。这表示识别对象是“家朱雀”的概率是5％。
[0214]
图16a的识别对象是捕鼠器。在此，将分数的阈值设定为0.3。在这种情况下，捕鼠器的分数大于0.36的阈值。在这种情况下，cpu 31将控制信号输出至成像控制部25以升高fps。由此，可以提高dsp 32的dnn处理的速度。
[0215]
图16b示出了在fps降低的情况下由dsp 32进行的类别识别的结果。如图16b所示，识别结果包括诸如“识别对象”、“类别”和“分数”的项。
[0216]
在图16b所示的实例中，“比格犬”的分数是“0.26”。这表明识别对象被分类为“比格犬”的概率为26％。“猎狐狗”的分数是“0.23”。这表明识别对象被分类为“猎狐狗”的概率是23％。“英国猎狐犬”的分数是“0.17”。这意味着识别对象是“英国猎狐犬”的概率是17％。
[0217]
图16b的识别对象是英国猎狐犬。在此，将分数的阈值设定为0.3。在这种情况下，英国猎狐犬的分数是0.17，其低于阈值。在这种情况下，cpu 31将控制信号输出至成像控制部25以降低fps。由此，可提高dsp 32的dnn处理的识别率。
[0218]
[3-10.关键点处理]
[0219]
现将使用图17描述用于改变fps的方法的实例。图17是用于描述改变fps的方法的实例的示图。图17示出了关键点处理作为用于改变fps的方法的实例。
[0220]
如图17所示，cpu 31可根据人m的关键点检测的结果改变fps。图17示出了点p1至
p17的17个关键点。
[0221]
点p1是鼻子。点p2是左眼。点p3是右眼。点p4是左耳。点p5是右耳。点p6是左肩。点p7是右肩。点p8为左肘，点p9为右肘。点p10是左手腕。点p11是右手腕。点p12是左髋。点p13是右髋。点p14是左膝。点p15是右膝。点p16是左脚踝。点p17是右脚踝。
[0222]
在关键点获取处理中，由dsp 32获取的关键点的准确度的平均值或最小值可被视为dnn处理的结果。然后，如果准确度的平均值或最小值大于预定阈值，则cpu 31提高fps。由此，可以提高dsp 32的dnn处理的速度。另外，在准确度的平均值或最小值小于预定阈值的情况下，cpu 31降低fps。因此，可以提高关键点获取的准确性。
[0223]
《4.效果》
[0224]
根据本公开的固态成像装置2包括：获取图像数据的成像部21；以及控制部(cpu 31)，其根据对图像数据的dnn处理的时间来改变读出图像数据的时间。
[0225]
因此，固态成像装置2可根据dnn处理的时间来改变读出图像数据的时间，并因此可在一个帧周期中适当地执行处理。
[0226]
在图像数据被读出之后，cpu 31促使对图像数据的dnn处理被执行。因此，固态成像装置2避免了并行执行图像数据的读出处理和dnn处理的情况，因此可在一个帧周期中适当地执行处理。
[0227]
cpu 31根据对图像数据的dnn处理结果来改变图像数据的读出时间。因此，固态成像装置2可适当地执行在一帧周期中重视准确度并且读出图像数据的时间可根据dnn处理的结果而改变的处理。
[0228]
根据对图像数据的dnn处理结果，cpu 31改变应当读出图像数据的帧速率。因此，固态成像装置2可根据dnn处理的结果改变应当读出图像数据的帧速率，并且因此可适当地执行在一个帧周期中重视速度的处理。
[0229]
cpu 31动态地控制对图像数据的处理时间和图像数据的读出时间。由此，固态成像装置2可在用户期望处理的情况下在一个帧周期中适当地执行处理，或者在dnn处理的负荷针对每一个帧周期而改变的情况下适当地执行处理，或者在类似情况下适当地执行处理。
[0230]
cpu 31根据每个帧周期的dnn处理的时间，控制每个帧周期中读出图像数据的时间。由此，固态成像装置2可控制读出每个帧周期的图像数据的时间，并因此可在一个帧周期中适当地执行处理。
[0231]
cpu 31在对图像数据的dnn处理的结果的分数大于预定分数的情况下减少读出图像数据的时间，在分数小于预定分数的情况下增加读出图像数据的时间。由此，固态成像装置2可基于dnn识别处理等的准确度来减少或增加读出图像数据的时间，并因此可在一个帧周期中适当地执行处理。
[0232]
cpu 31根据图像读出时间确定表来确定图像数据的读出时间。因此，固态成像装置2可根据预定的图像读出时间确定表控制图像读出的时间，并因此可在一个帧周期中适当地执行处理。
[0233]
cpu 31执行ad位的控制和合并处理的控制中的任一个，以改变读出图像数据的时间。由此，固态成像装置2可通过ad位的控制或合并处理的控制来控制读出图像数据的时间，并因此可在一个帧周期中适当地执行处理。
[0234]
cpu 31基于图像数据的dnn处理结果，在分辨率优先的情况下执行合并处理，在灰度优先的情况下控制ad位。由此，固态成像装置2可根据是控制分辨率还是灰度而在合并处理和ad位的控制之间进行切换，并因此可在一个帧周期中适当地执行处理。
[0235]
在类别分类的分数大于预定分数的情况下，cpu 31减少读出图像数据的时间，而在结果小于预定分数的情况下，cpu 31增加读出图像数据的时间。由此，固态成像装置2可根据类别分类的分数的结果来控制读出图像数据的时间，并因此可在一个帧中适当地执行处理。
[0236]
此外，本说明书中描述的效果仅仅是说明性或者示例性效果，而不是限制性的。即，根据本公开的技术可以实现上述效果，连同或代替上述效果，实现本领域技术人员从本说明书的描述中清楚的其他效果。
[0237]
此外，本技术还可配置如下。
[0238]
(1)一种固态成像装置，包括：成像部，获取图像数据；以及控制部，所述控制部根据对所述图像数据的dnn处理的时间来改变读出所述图像数据的时间。
[0239]
(2)根据(1)所述的固态成像装置，其中，所述控制部致使对所述图像数据的所述dnn处理在读出所述图像数据之后执行。
[0240]
(3)根据(1)或(2)所述的固态成像装置，其中，所述控制部根据对所述图像数据的所述dnn处理的结果来改变读出所述图像数据的时间。
[0241]
(4)根据(1)至(3)中任一项所述的固态成像装置，其中，所述控制部根据对所述图像数据的所述dnn处理的结果来改变应当读出所述图像数据的帧速率。
[0242]
(5)根据(1)至(4)中任一项所述的固态成像装置，其中，所述控制部动态地控制对所述图像数据的处理时间和读出所述图像数据的时间。
[0243]
(6)根据(5)所述的固态成像装置，其中，所述控制部根据每个帧周期的所述dnn处理的时间来控制所述每个帧周期中读出所述图像数据的时间。
[0244]
(7)根据(1)至(6)中任一项所述的固态成像装置，其中，所述控制部在对所述图像数据的所述dnn处理结果的分数大于预定分数的情况下减少读出所述图像数据的时间，并且在所述分数小于所述预定分数的情况下增加读出所述图像数据的时间。
[0245]
(8)根据(7)所述的固态成像装置，其中，所述控制部根据图像读出时间确定表来确定读出所述图像数据的时间。
[0246]
(9)根据(7)或(8)所述的固态成像装置，其中，所述控制部执行ad位的控制或合并处理的控制，以改变读出图像数据的时间。
[0247]
(10)根据(7)至(9)中任一项所述的固态成像装置，其中，所述控制部基于对所述图像数据的所述dnn处理的结果，使得在优先级给予分辨率的情况下执行合并处理，并且在优先级给予灰度的情况下控制ad位。
[0248]
(11)根据(7)至(10)中任一项所述的固态成像装置，其中，所述控制部在类别分类的分数的结果大于预定分数的情况下减少读出所述图像数据的时间，并且在所述结果小于所述预定分数的情况下增加读出所述图像数据的时间。
[0249]
附图标记列表
[0250]
1 光学系统
[0251]
2 成像装置
[0252]
3 存储器
[0253]
4 信号处理部
[0254]
5 输出部
[0255]
6 控制部
[0256]
20 成像块
[0257]
21 成像部
[0258]
22 成像处理部
[0259]
23 输出控制部
[0260]
24 输出i/f
[0261]
25 成像控制部
[0262]
26 通信i/f
[0263]
27 寄存器组
[0264]
30 信号处理块
[0265]
31 cpu
[0266]
32 dsp
[0267]
33 存储器
[0268]
34 通信i/f
[0269]
35 图像压缩部
[0270]
36 输入i/f
[0271]
51,52 裸片
技术特征：1.一种固态成像装置，包括：成像部，获取图像数据；以及控制部，根据对所述图像数据的dnn处理的时间来改变读出所述图像数据的时间。2.根据权利要求1所述的固态成像装置，其中：所述控制部使对所述图像数据的所述dnn处理在读出所述图像数据之后执行。3.根据权利要求1所述的固态成像装置，其中：所述控制部根据对所述图像数据的所述dnn处理的结果来改变读出所述图像数据的时间。4.根据权利要求1所述的固态成像装置，其中：所述控制部根据对所述图像数据的所述dnn处理的结果来改变读出所述图像数据的帧速率。5.根据权利要求1所述的固态成像装置，其中：所述控制部动态地控制对所述图像数据的处理时间和读出所述图像数据的时间。6.根据权利要求5所述的固态成像装置，其中：所述控制部根据每个帧周期中的所述dnn处理的时间来控制所述每个帧周期中读出所述图像数据的时间。7.根据权利要求3所述的固态成像装置，其中：所述控制部在对所述图像数据的所述dnn处理的结果的分数大于预定分数的情况下减少读出所述图像数据的时间，并且在所述分数小于所述预定分数的情况下增加读出所述图像数据的时间。8.根据权利要求7所述的固态成像装置，其中：所述控制部根据图像读出时间确定表来确定读出所述图像数据的时间。9.根据权利要求8所述的固态成像装置，其中：所述控制部执行ad位的控制或合并处理的控制，以改变读出图像数据的时间。10.根据权利要求9所述的固态成像装置，其中：所述控制部基于对所述图像数据的所述dnn处理的结果，使得在优先级给予分辨率的情况下执行合并处理，并且在优先级给予灰度的情况下控制ad位。11.根据权利要求7所述的固态成像装置，其中：所述控制部在类别分类的分数的结果大于预定分数的情况下减少读出所述图像数据的时间，并且在所述结果小于所述预定分数的情况下增加读出所述图像数据的时间。
技术总结一种固态成像装置包括：成像部，获取图像数据；以及控制部，根据对图像数据的DNN处理的时间来改变读出图像数据的时间。时间来改变读出图像数据的时间。时间来改变读出图像数据的时间。
技术研发人员：奥池和幸
受保护的技术使用者：索尼半导体解决方案公司
技术研发日：2021.03.03
技术公布日：2022/11/1
