基于alpn/gapn异质结的cmos晶体管及其制备方法
技术领域
1.本发明属于微电子集成电路技术领域，具体涉及一种基于alpn/gapn异质结的cmos晶体管及其制备方法。
背景技术：2.以氮化镓(gan)为代表的第三代半导体具有宽带隙、高击穿场强、高热导率、低介电常数、高电子饱和漂移速度、强抗辐射能力和良好化学稳定性等优越物理化学性质，成为继第一代半导体硅、第二代半导体砷化镓之后制备新一代微电子器件和电路的关键材料，特别适合于高频率、大功率、高温和抗辐照电子器件与电路的研制。其中gan基半导体材料作为第三代半导体中最重要的半导体材料，其禁带宽度较宽，可有效抑制带间隧穿和栅极诱导的漏极泄漏，得到了广泛的商业应用。
3.目前使用的三元合金异质结结构如algan/gan异质结，在势垒层与沟道层、沟道层以及下层缓冲层之间存在应力，这会导致薄膜结晶质量不佳，下方沟道中的载流子存在高的合金无序散射和载流子间散射，使得二维电子气的迁移率、面密度和方阻的等电学性能变差，进而使得器件的性能下降，限制了许多应用的发展。
技术实现要素：4.为了解决现有技术中存在的上述问题，本发明提供了一种基于alpn/gapn异质结的cmos晶体管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
5.本发明的一个方面提供了一种基于alpn/gapn异质结的cmos晶体管，包括自下而上依次设置的衬底、第一aln层、第二aln层、gan缓冲层以及sin隔离层，其中，
6.所述sin隔离层上开设有p-hemt有源区凹槽和n-hemt有源区凹槽，所述p-hemt有源区凹槽和所述n-hemt有源区凹槽从所述sin隔离层的上表面延伸至gan缓冲层的上表面；
7.所述p-hemt有源区凹槽内自下而上依次设置有第一alpn势垒层、第一gapn沟道层和第一gan帽层；所述n-hemt有源区凹槽内自下而上依次设置有第二gapn沟道层、第二alpn势垒层和第二gan帽层；
8.所述第一gan帽层上表面设置有相互间隔的第一源极、第一漏极和第一栅极；在所述第二gan帽层上表面设置有相互间隔的第二源极、第二漏极和第二栅极；
9.所述第一aln层的生长温度低于所述第二aln层的生长温度。
10.在本发明的一个实施例中，所述p-hemt有源区凹槽和所述n-hemt有源区凹槽对称开设在所述sin隔离层内部，且均从所述sin隔离层的一个侧面延伸至相对的另一侧面。
11.在本发明的一个实施例中，所述第一源极、所述第一漏极和所述第一栅极通过sin材料进行相互隔离，且所述第一栅极位于所述第一源极与第一漏极之间；所述第二源极、所述第二漏极和所述第二栅极通过sin材料进行相互隔离，且所述第二栅极位于第二源极与所述第二漏极之间。
12.在本发明的一个实施例中，所述衬底与所述第一aln层之间还包括预铺铝层。
13.在本发明的一个实施例中，所述第一alpn势垒层和所述第一gapn沟道层的表面积相等，均等于所述p-hemt有源区凹槽的内表面积；所述第二gapn沟道层和所述第二alpn势垒层的表面积相等，均等于所述n-hemt有源区凹槽的内表面积。
14.在本发明的一个实施例中，所述第一alpn势垒层和所述第一gapn沟道层形成异质结结构alpn/gapn，所述第二gapn沟道层和所述第二alpn势垒层形成异质结结构gapn/alpn。
15.在本发明的一个实施例中，所述第一alpn势垒层的厚度为20-40nm，所述第一gapn沟道层的厚度为10-30nm；所述第二gapn沟道层的厚度为10-30nm，所述第二alpn势垒层的厚度为20-40nm。
16.本发明的另一方面提供了一种基于alpn/gapn异质结的cmos晶体管的制备方法，用于制备上述实施例中任一项所述的cmos晶体管，所述制备方法包括：
17.选取衬底并对所述衬底进行预烘焙处理；
18.在所述衬底上依次生长第一aln层、第二aln层和gan缓冲层；
19.在所述gan缓冲层上沉积形成sin隔离层，并在所述sin隔离层上刻蚀p-hemt有源区凹槽；
20.在所述p-hemt有源区凹槽内自下而上分别形成第一alpn势垒层和第一gapn沟道层；
21.在所述sin隔离层上刻蚀n-hemt有源区凹槽，并在所述n-hemt有源区凹槽内自下而上分别形成第二gapn沟道层和第二alpn势垒层；
22.在所述第一gapn沟道层上生长第一gan帽层，在所述第二alpn势垒层上生长第二gan帽层；
23.在所述第一gan帽层上形成第一源极、第一漏极和第一栅极，在所述第二gan帽层上形成第二源极、第二漏极和第二栅极。
24.在本发明的一个实施例中，在所述衬底上依次生长第一aln层、第二aln层和gan缓冲层，包括：
25.在1050℃-1150℃温度条件下，在mocvd设备反应室中通入三甲基铝，以在所述衬底上生长厚度为30-100nm的预铺铝层；
26.通入三甲基铝和氨气以在所述预铺铝层上生长厚度为20-40nm的第一aln层；
27.将反应室温度调整至1150℃-1250℃，通入三甲基铝和氨气以在所述第一aln层上生长厚度为150-200nm的第二aln层；
28.将反应室温度调整至1100℃-1200℃，通入三甲基镓和氨气以在所述第二aln层上生长厚度为800-1000nm的gan缓冲层。
29.在本发明的一个实施例中，在所述p-hemt有源区凹槽内自下而上分别形成第一alpn势垒层和第一gapn沟道层，包括：
30.将mocvd设备反应室温度调整至1150℃-1160℃，通入三甲基铝、叔丁基磷和氨气反应生成厚度20-40nm的第一alpn势垒层，所述第一alpn势垒层的下表面与所述gan缓冲层的上表面接触，其中，三甲基铝的流量为100sccm，叔丁基磷的流量为30sccm，氨气的流量为4000sccm；
31.将mocvd设备反应室温度调整至1070℃-1085℃，通入三甲基镓、叔丁基磷和氨气，
以在所述第一alpn势垒层上反应生成厚度10-30nm的第一gapn沟道层，其中，三甲基镓的流量为500sccm，叔丁基磷的流量为800sccm，氨气的流量为50000sccm。
32.与现有技术相比，本发明的有益效果在于：
33.1、本发明的cmos晶体管基于alpn/gapn异质结，可以实现晶格匹配，异质结的面内应力均可得到有效缓解，二维电子气的电学性能得以有效提升；且在gapn/alpn中二维空穴气迁移率较大，进而可实现高效能cmos晶体管及电路应用。
34.2、本实施例利用gapn/alpn异质结中极化诱导产生的二维空穴气作为p型hemt载流子的来源，与n型hemt材料实现了单片集成，可以填补高性能pmos晶体管的空缺，进而实现高效能cmos的要求。
35.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
36.图1是本发明实施例提供的一种基于alpn/gapn异质结的cmos晶体管的结构示意图；
37.图2是本发明实施例提供的一种基于alpn/gapn异质结的cmos晶体管的俯视图；
38.图3是本发明实施例提供的一种基于alpn/gapn异质结的cmos晶体管的制备方法流程图；
39.图4a至图4g是本发明实施例提供的一种基于alpn/gapn异质结的cmos晶体管的制备过程示意图。
40.附图标记说明：
41.1-衬底；2-第一aln层；3-第二aln层；4-gan缓冲层；5-sin隔离层；6-p-hemt有源区凹槽；7-第一alpn势垒层；8-第一gapn沟道层；9-n-hemt有源区凹槽；10-第二gapn沟道层；11-第二alpn势垒层；12-第一gan帽层；13-第二gan帽层；14-第一源极；15-第一漏极；16-第一栅极；17-第二源极；18-第二漏极；19-第二栅极。
具体实施方式
42.为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于alpn/gapn异质结的cmos晶体管及其制备方法进行详细说明。
43.有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
44.应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
45.实施例一
46.请参见图1，图1是本发明实施例提供的一种基于alpn/gapn和gapn/alpn异质结的cmos晶体管的结构示意图。该cmos晶体管包括自下而上依次设置的衬底1、第一aln层2、第二aln层3、gan缓冲层4以及sin隔离层5，其中，sin隔离层5上开设有p-hemt有源区凹槽6和n-hemt有源区凹槽9，p-hemt有源区凹槽6和n-hemt有源区凹槽9的深度均等于sin隔离层5的厚度，即p-hemt有源区凹槽6和n-hemt有源区凹槽9从sin隔离层5的上表面延伸至gan缓冲层4的上表面。p-hemt有源区凹槽6内自下而上依次设置有第一alpn势垒层7、第一gapn沟道层8和第一gan帽层12；n-hemt有源区凹槽9内自下而上依次设置有第二gapn沟道层10、第二alpn势垒层11和第二gan帽层13；第一gan帽层12上表面设置有相互间隔的第一源极14、第一漏极15和第一栅极16；在第二gan帽层13上表面设置有相互间隔的第二源极17、第二漏极18和第二栅极19。
47.在本实施例中，衬底1选用蓝宝石衬底，第一aln层2指低温aln层，第二aln层3指高温aln层，第一aln层2的生长温度低于第二aln层3的生长温度。优选的，第一aln层2的厚度为20-40nm，第二aln层3的厚度为150-200nm。第一aln层2是在1050℃-1150℃的温度条件下反应生成的，第二aln层3是在1150℃-1250℃的温度条件下反应生成的，aln在相对低温下生长呈三维生长模式，在相对高温下生长呈二维生长模式。gan缓冲层4的厚度为800-1000nm。
48.进一步地，衬底1与第一aln层2之间还包括预铺铝层(附图中未示出)，厚度为20-40nm左右，由于al原子在衬底表面迁移性较差，预铺铝层可有效提高铝的迁移率，改善后续外延层质量，以提高晶体管的电学性能。
49.请参见图1和图2，图2是本发明实施例提供的一种基于alpn/gapn异质结的cmos晶体管的俯视图，p-hemt有源区凹槽6和n-hemt有源区凹槽9对称开设在sin隔离层5内部，且均从sin隔离层5的一个侧面延伸至相对的另一侧面，换句话说，p-hemt有源区凹槽6和n-hemt有源区凹槽9均为两端开口的槽，其宽度等于sin隔离层5的宽度。
50.进一步地，p-hemt有源区凹槽6和n-hemt有源区凹槽9具有相同的深度。p-hemt有源区凹槽6和n-hemt有源区凹槽9的下表面均与gan缓冲层4上表面接触。第一alpn势垒层7和第一gapn沟道层8的表面积相等，均等于p-hemt有源区凹槽6的内表面积，第一alpn势垒层7和第一gapn沟道层8组成异质结结构alpn/gapn；第二gapn沟道层10和第二alpn势垒层11的表面积相等，均等于n-hemt有源区凹槽9的内表面积，第二gapn沟道层10和第二alpn势垒层11组成异质结结构gapn/alpn。
51.进一步地，第一alpn势垒层7的厚度为20-40nm，第一gapn沟道层8的厚度为10-30nm；第二gapn沟道层10的厚度为10-30nm，第二alpn势垒层11的厚度为20-40nm。
52.如图2所示，第一源极14、第一漏极15和第一栅极16通过sin材料进行相互隔离，且第一栅极16位于第一源极14与第一漏极15之间。第一源极14、第一漏极15和第一栅极16的下表面均与第一gan帽层12的上表面接触，且分别形成欧姆接触。
53.第二源极17、第二漏极18和第二栅极19通过sin材料进行相互隔离，且第二栅极19位于第二源极17与第二漏极18之间，第二源极17、第二漏极18和第二栅极19的下表面均与第二gan帽层13的上表面接触，且分别形成欧姆接触。
54.优选的，第一源极14、第一漏极15、第二源极17和第二漏极18自下而上均包括ti/
al/ni/au四层金属，第一栅极16和第二栅极19自下而上包括ni/au两层金属。
55.本实施例提出了一种基于alpn/gapn异质结的cmos晶体管，相较于传统的algan/gan异质结晶体管，alpn和gapn两种材料之间晶格匹配极小。本实施例使用alpn作为势垒层，可有效抑制薄膜材料质量下降所导致的高晶格振动散射，并且利用能带调制提高了二维电子气的限域性，从而提高二维电子气的面密度及迁移率等电学特性。alpn和gapn可以比传统algan和gan更好地实现晶格匹配，避免面内应力所导致的翘曲和散热问题对后续器件性能造成不良影响。另外本实施例利用gapn/alpn异质结中极化诱导产生的二维空穴气作为p型hemt载流子的来源，与n型hemt材料实现了单片集成，可以填补高性能pmos晶体管的空缺，进而实现高效能cmos的要求。
56.实施例二
57.在上述实施例的基础上，本实施例提出了一种基于alpn/gapn异质结的cmos晶体管的制备方法，该制备过程在金属有机化学气相沉积(mocvd)设备条件下进行，mocvd生长过程均在一定压力、温度下进行，制备过程中的金属有机源为氨气、tmal(三甲基铝)、tmga(三甲基镓)、tbp(叔丁基磷)，载气为n2。具体地，本实施例的cmos晶体管的制备方法包括如下步骤：
58.s1：选取衬底1并对所述衬底进行预烘焙处理。
59.具体地，选取蓝宝石作为衬底1，并在mocvd设备中进行预烘焙处理。
60.s2：在衬底1上依次生长第一aln层2、第二aln层3和gan缓冲层4，如图4a所示。
61.本实施例的s2包括：
62.s21：在1050℃-1150℃温度条件下，在mocvd设备反应室中通入三甲基铝，以在所述衬底1上生长预铺铝层。
63.具体地，在mocvd设备反应室1100℃温度条件下，通入三甲基铝3min，在衬底1上进行的预铺铝层生长，获得30-100nm的预铺铝层(附图中未示出)，由于al原子在衬底表面迁移性较差，预铺铝层可有效提高铝的迁移率，改善后续外延层质量，以提高晶体管的电学性能。
64.s22：在1050℃-1150℃温度条件下，通入三甲基铝和氨气以在所述预铺铝层上生长第一aln层2。
65.具体地，在mocvd设备反应室1100℃温度条件下，通入三甲基铝和氨气以在所述预铺铝层生长20-40nm厚的第一aln层2，aln在相对低温下生长呈三维生长模式。
66.s23：将反应室温度调整至1150℃-1250℃，通入三甲基铝和氨气以在第一aln层2上生长第二aln层3。
67.具体地，在mocvd设备反应室1210℃温度条件下，通入三甲基铝和氨气以在第一aln层2上生长150-200nm厚的第二aln层3，aln在相对高温下生长呈二维生长模式。本实施例应用第二aln层3与第一aln层2的变温生长模式可使得后续外延层粗糙度更低，晶体质量更好。
68.s24：将反应室温度调整至1100℃-1200℃，通入三甲基镓和氨气以在第二aln层3上生长gan缓冲层4。
69.具体地，在mocvd设备反应室1150℃温度条件下，通入三甲基镓和氨气40min，以在第二aln层3的基础上生长800-1000nm厚的gan缓冲层4。
70.s3：在gan缓冲层4上沉积形成sin隔离层5，并在sin隔离层5上刻蚀p-hemt有源区凹槽6，如图4b1和图4b2所示，其中，图4b2是图4b1所对应的俯视图。
71.具体地，在gan缓冲层4上沉积sin隔离层5，随后在sin隔离层5上光刻形成p-hemt有源区图案，刻蚀p-hemt有源区图案形成p-hemt有源区凹槽6，该p-hemt有源区凹槽6的深度等于sin隔离层5的厚度使得p-hemt有源区凹槽6的下表面延伸至gan缓冲层4的上表面，并且该p-hemt有源区凹槽6从sin隔离层5的一个侧面延伸至相对的另一侧面，换句话说，p-hemt有源区凹槽6为两端开口的槽，其宽度等于sin隔离层5的宽度。
72.s4：在p-hemt有源区凹槽6内自下而上分别形成第一alpn势垒层7和第一gapn沟道层8。
73.具体地，将mocvd设备反应室温度调整至1150℃-1160℃，通入三甲基铝、叔丁基磷和氨气，在p-hemt有源区凹槽6中生长厚度20-40nm的第一alpn势垒层7，第一alpn势垒层7的下表面与gan缓冲层4的上表面接触。该第一alpn势垒层7的
ⅴ
/ⅲ比(五族元素n和三族元素ga或al的摩尔分数比)较低，以使p元素替代n空位，减小张应力。在本实施例中，该第一alpn势垒层7的
ⅴ
/ⅲ比大于或等于1000。
74.随后，将mocvd设备反应室温度调整至1070℃-1085℃，通入三甲基镓、叔丁基磷和氨气，在第一alpn势垒层7上生长10-30nm厚的第一gapn沟道层8。该第一gapn沟道层8的
ⅴ
/ⅲ比比第一alpn势垒层7的
ⅴ
/ⅲ比低，以使p元素替ga空位，减小压应力。在本实施例中，p-hemt有源区凹槽6的深度等于第一alpn势垒层7与第一gapn沟道层8的厚度之和。
75.s5：在sin隔离层5上刻蚀n-hemt有源区凹槽9，并在n-hemt有源区凹槽9内自下而上分别形成第二gapn沟道层10和第二alpn势垒层11。
76.具体地，首先在步骤s4获得的样片上表面沉积sin材料作为硬掩模，光刻n-hemt有源区图案并刻蚀掉n-hemt有源区图案中的sin隔离层5，形成与p-hemt有源区凹槽6间隔开的n-hemt有源区凹槽9，如图4d1和图4d2所示，其中，图4d2是图4d1所对应的俯视图。在本实施例中，p-hemt有源区凹槽6和n-hemt有源区凹槽9对称开设在sin隔离层5上表面两侧，具有相同的形状和深度。换句话说，该n-hemt有源区凹槽9的深度等于sin隔离层5的厚度使得n-hemt有源区凹槽9的下表面延伸至gan缓冲层4的上表面，p-hemt有源区凹槽6和n-hemt有源区凹槽9均为两端开口的槽，其宽度等于sin隔离层5的宽度。
77.进一步地，将mocvd设备反应室温度调整至1070℃-1085℃，通入三甲基镓、叔丁基磷和氨气，在n-hemt有源区凹槽9生长10-30nm厚的第二gapn沟道层10，该第二gapn沟道层10的
ⅴ
/ⅲ比与第一alpn势垒层7的
ⅴ
/ⅲ比低，以使p元素替代ga空位，减小压应力。
78.随后，将mocvd设备反应室温度调整至1150℃-1160℃，通入三甲基铝、叔丁基磷和氨气，在第二gapn沟道层10上生长20-40nm厚的第二alpn势垒层11，如图4e所示。该第二alpn势垒层11的
ⅴ
/ⅲ比与第一alpn势垒层7的
ⅴ
/ⅲ比相同，以使p元素替n空位，减小张应力。在本实施例中，n-hemt有源区凹槽9的深度等于第二alpn势垒层11与第二gapn沟道层10的厚度之和。
79.s6：在第一gapn沟道层8上生长第一gan帽层12，在第二alpn势垒层11上生长第二gan帽层13。
80.具体地，在上一步骤的基础上同时刻蚀出n-hemt有源区和p-hemt有源区，即同时暴露第一gapn沟道层8和第二gan帽层13的上表面，并进行gan帽层的生长，分别在第一gapn
沟道层8上和第二alpn势垒层11上形成3nm厚的第一gan帽层12和3nm厚的第二gan帽层13，如图4f所示。
81.s7：在第一gan帽层12上形成第一源极14、第一漏极15和第一栅极16，在第二gan帽层13上形成第二源极17、第二漏极18和第二栅极19，如图4g所示。
82.具体地，在第一gan帽层12和第二gan帽层13上沉积sin作为硬掩模，在第一gan帽层12上刻蚀分别刻蚀出第一源极凹槽、第一漏极凹槽和第一栅极凹槽，同时在第二gan帽层13上刻蚀分别刻蚀出第二源极凹槽、第二漏极凹槽和第二栅极凹槽；随后，在第一源极凹槽和第一漏极凹槽沉积ti/al/ni/au金属做出第一源极和第一漏极的欧姆接触，在第二源极凹槽和第二漏极凹槽沉积ti/al/ni/au金属做出第一二源极和第二漏极的欧姆接触。之后进行退火，退火后在第一栅极凹槽内沉积ni/au金属做出第一栅极的欧姆接触，在第二栅极凹槽内沉积ni/au金属做出第一二栅极的欧姆接触。
83.本实施例利用gapn/alpn异质结中极化诱导产生的二维空穴气作为p型hemt载流子的来源，与n型hemt材料实现了单片集成，可以填补高性能pmos晶体管的空缺，进而实现高效能cmos的要求。
84.实施例三
85.在上述实施例的基础上，本实施例具体描述了一种基于alpn/gapn异质结的cmos晶体管的制备方法，该制备过程包括：
86.(1)在mocvd设备中放入预处理过后的(0001)面蓝宝石衬底，在衬底上进行三甲基铝流量为20sccm，时间为3分钟的预铺铝层生长；随后在1100℃下进行25nm厚的第一aln层生长；接着在1210℃下进行180nm厚的第二aln层生长；在1030℃下通入50sccm流量的三甲基镓和3500sccm流量的氨，生长1μm厚度的gan缓冲层。
87.(2)沉积sin隔离层，光刻并刻蚀出p-hemt有源区凹槽，p-hemt有源区凹槽的深度等于sin隔离层的厚度，在1150℃下通入流量为100sccm的三甲基铝，流量为30sccm的叔丁基磷，流量为4000sccm的氨气，生长20nm厚度的第一alpn势垒层，第一alpn势垒层的下表面与gan缓冲层上表面接触。
88.(3)将mocvd设备反应室温度调整至1070℃，通入三甲基镓、叔丁基磷和氨气以在第一alpn势垒层上反应生成厚度10nm的第一gapn沟道层，其中，三甲基镓的流量为500sccm，叔丁基磷的流量为800sccm，氨气的流量为50000sccm。
89.(4)光刻并刻蚀出n-hemt有源区凹槽，n-hemt有源区凹槽的深度等于sin隔离层的厚度，在1070℃温度下，通入三甲基镓、叔丁基磷和氨气反应生成厚度10nm的第二gapn沟道层，其中，三甲基镓的流量为500sccm，叔丁基磷的流量为800sccm，氨气的流量为50000sccm。第二gapn沟道层的下表面与gan缓冲层上表面接触。
90.(5)将反应室温度调整至1150℃，通入流量为100sccm的三甲基铝，流量为30sccm的叔丁基磷，流量为4000sccm的氨气，以在第二gapn沟道层上生长20nm厚度的第二alpn势垒层。
91.(6)沉积sin掩膜，光刻并刻蚀出n-hemt有源区和p-hemt有源区，在第一gapn沟道层上生长第一gan帽层，在第二alpn势垒层上生长第二gan帽层，随后在第一gan帽层上刻蚀分别刻蚀出第一源极凹槽、第一漏极凹槽和第一栅极凹槽，同时在第二gan帽层上刻蚀分别刻蚀出第二源极凹槽、第二漏极凹槽和第二栅极凹槽；随后，在第一源极凹槽和第一漏极凹
槽沉积ti/al/ni/au金属做出第一源极和第一漏极的欧姆接触，在第二源极凹槽和第二漏极凹槽沉积ti/al/ni/au金属做出第一二源极和第二漏极的欧姆接触。之后进行退火，退火后在第一栅极凹槽内沉积ni/au金属做出第一栅极的欧姆接触，在第二栅极凹槽内沉积ni/au金属做出第一二栅极的欧姆接触。
92.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
技术特征：1.一种基于alpn/gapn异质结的cmos晶体管，其特征在于，包括自下而上依次设置的衬底(1)、第一aln层(2)、第二aln层(3)、gan缓冲层(4)以及sin隔离层(5)，其中，所述sin隔离层(5)上开设有p-hemt有源区凹槽(6)和n-hemt有源区凹槽(9)，所述p-hemt有源区凹槽(6)和所述n-hemt有源区凹槽(9)从所述sin隔离层(5)的上表面延伸至gan缓冲层(4)的上表面；所述p-hemt有源区凹槽(6)内自下而上依次设置有第一alpn势垒层(7)、第一gapn沟道层(8)和第一gan帽层(12)；所述n-hemt有源区凹槽(9)内自下而上依次设置有第二gapn沟道层(10)、第二alpn势垒层(11)和第二gan帽层(13)；所述第一gan帽层(12)上表面设置有相互间隔的第一源极(14)、第一漏极(15)和第一栅极(16)；在所述第二gan帽层(13)上表面设置有相互间隔的第二源极(17)、第二漏极(18)和第二栅极(19)；所述第一aln层(2)的生长温度低于所述第二aln层(3)的生长温度。2.根据权利要求1所述的基于alpn/gapn异质结的cmos晶体管，其特征在于，所述p-hemt有源区凹槽(6)和所述n-hemt有源区凹槽(9)对称开设在所述sin隔离层(5)内部，且均从所述sin隔离层(5)的一个侧面延伸至相对的另一侧面。3.根据权利要求1所述的基于alpn/gapn异质结的cmos晶体管，其特征在于，所述第一源极(14)、所述第一漏极(15)和所述第一栅极(16)通过sin材料进行相互隔离，且所述第一栅极(16)位于所述第一源极(14)与第一漏极(15)之间；所述第二源极(17)、所述第二漏极(18)和所述第二栅极(19)通过sin材料进行相互隔离，且所述第二栅极(19)位于第二源极(17)与所述第二漏极(18)之间。4.根据权利要求1所述的基于alpn/gapn异质结的cmos晶体管，其特征在于，所述衬底(1)与所述第一aln层(2)之间还包括预铺铝层。5.根据权利要求1所述的基于alpn/gapn异质结的cmos晶体管，其特征在于，所述第一alpn势垒层(7)和所述第一gapn沟道层(8)的表面积相等，均等于所述p-hemt有源区凹槽(6)的内表面积；所述第二gapn沟道层(10)和所述第二alpn势垒层(11)的表面积相等，均等于所述n-hemt有源区凹槽(9)的内表面积。6.根据权利要求1所述的基于alpn/gapn异质结的cmos晶体管，其特征在于，所述第一alpn势垒层(7)和所述第一gapn沟道层(8)形成异质结结构alpn/gapn，所述第二gapn沟道层(10)和所述第二alpn势垒层(11)形成异质结结构gapn/alpn。7.根据权利要求1所述的基于alpn/gapn异质结的cmos晶体管，其特征在于，所述第一alpn势垒层(7)的厚度为20-40nm，所述第一gapn沟道层(8)的厚度为10-30nm；所述第二gapn沟道层(10)的厚度为10-30nm，所述第二alpn势垒层(11)的厚度为20-40nm。8.一种基于alpn/gapn异质结的cmos晶体管的制备方法，其特征在于，用于制备权利要求1至7中任一项所述的cmos晶体管，所述制备方法包括：选取衬底并对所述衬底进行预烘焙处理；在所述衬底上依次生长第一aln层、第二aln层和gan缓冲层；在所述gan缓冲层上沉积形成sin隔离层，并在所述sin隔离层上刻蚀p-hemt有源区凹槽；在所述p-hemt有源区凹槽内自下而上分别形成第一alpn势垒层和第一gapn沟道层；
在所述sin隔离层上刻蚀n-hemt有源区凹槽，并在所述n-hemt有源区凹槽内自下而上分别形成第二gapn沟道层和第二alpn势垒层；在所述第一gapn沟道层上生长第一gan帽层，在所述第二alpn势垒层上生长第二gan帽层；在所述第一gan帽层上形成第一源极、第一漏极和第一栅极，在所述第二gan帽层上形成第二源极、第二漏极和第二栅极。9.根据权利要求8所述的基于alpn/gapn异质结的cmos晶体管的制备方法，其特征在于，在所述衬底上依次生长第一aln层、第二aln层和gan缓冲层，包括：在1050℃-1150℃温度条件下，在mocvd设备反应室中通入三甲基铝，以在所述衬底上生长厚度为30-100nm的预铺铝层；通入三甲基铝和氨气以在所述预铺铝层上生长厚度为20-40nm的第一aln层；将反应室温度调整至1150℃-1250℃，通入三甲基铝和氨气以在所述第一aln层上生长厚度为150-200nm的第二aln层；将反应室温度调整至1100℃-1200℃，通入三甲基镓和氨气以在所述第二aln层上生长厚度为800-1000nm的gan缓冲层。10.根据权利要求8或9所述的基于alpn/gapn异质结的cmos晶体管的制备方法，其特征在于，在所述p-hemt有源区凹槽内自下而上分别形成第一alpn势垒层和第一gapn沟道层，包括：将mocvd设备反应室温度调整至1150℃-1160℃，通入三甲基铝、叔丁基磷和氨气反应生成厚度20-40nm的第一alpn势垒层，所述第一alpn势垒层的下表面与所述gan缓冲层的上表面接触，其中，三甲基铝的流量为100sccm，叔丁基磷的流量为30sccm，氨气的流量为4000sccm；将mocvd设备反应室温度调整至1070℃-1085℃，通入三甲基镓、叔丁基磷和氨气，以在所述第一alpn势垒层上反应生成厚度10-30nm的第一gapn沟道层，其中，三甲基镓的流量为500sccm，叔丁基磷的流量为800sccm，氨气的流量为50000sccm。
技术总结本发明公开了一种基于AlPN/GaPN异质结的CMOS晶体管及其制备方法，所述晶体管包括自下而上依次设置的衬底、第一AlN层、第二AlN层、GaN缓冲层以及SiN隔离层，其中，SiN隔离层上开设有P-HEMT有源区凹槽和N-HEMT有源区凹槽；P-HEMT有源区凹槽内自下而上依次设置有第一AlPN势垒层、第一GaPN沟道层和第一GaN帽层；N-HEMT有源区凹槽内自下而上依次设置有第二GaPN沟道层、第二AlPN势垒层和第二GaN帽层；第一GaN帽层上表面设置有相互间隔的第一源极、第一漏极和第一栅极；在第二GaN帽层上表面设置有相互间隔的第二源极、第二漏极和第二栅极。本发明的AlPN/GaPN异质结可以实现晶格匹配，异质结的面内应力均可得到有效缓解，能够有效提升二维电子气的电学性能。有效提升二维电子气的电学性能。有效提升二维电子气的电学性能。
技术研发人员：陈楷 张雅超 姚一昕 张进成 马佩军 郝跃
受保护的技术使用者：西安电子科技大学
技术研发日：2022.06.30
技术公布日：2022/11/1
