1.本发明属于半导体器件，特别是功率半导体器件。
背景技术：2.功率半导体器件广泛的应用于电能转换。在太空和高海拔环境下应用时，功率半导体器件会遭受宇宙射线的辐照。对于功率半导体器件而言，单粒子失效是一种重要的辐照失效机制。硅功率半导体器件已经在太空和高海拔环境下得到应用，其抗辐照设计具有一定的成熟度，但仍有提升的空间。宽禁带功率半导体器件的单粒子失效问题较为严重。比如，在高于30%的额定击穿电压值的反偏电压下，碳化硅功率半导体器件遭粒子入射时就会发生退化甚至失效。功率半导体器件普遍需要提升抗辐照性能，以满足在辐照环境下的应用。
技术实现要素：3.本发明的目的在于提供一种抗辐照的功率半导体器件，与普通功率半导体器件相比，本发明提供的抗辐照的功率半导体器件可以非常有效的抑制单粒子失效。
4.参考图1-7，本发明提供一种半导体器件，其元胞结构包括：至少一个顶部区30，至少一个耐压层（20，或21及22），至少一个中间层12和至少一个底部区40，其特征在于，所述顶部区30的底部平面与所述耐压层（20，或21及22）的顶部平面直接接触，所述耐压层（20，或21及22）的底部平面与所述中间层12的顶部平面直接接触，所述中间层12与所述底部区40之间含有至少一个分压层11；所述底部区40的底部平面至少有一部分与第一导体1直接接触，所述顶部区30的顶部平面至少有一部分与第二导体2直接接触；所述耐压层（20，或21及22）由第一导电类型的漂移区20构成或由超结区（21及22）构成，所述超结区（21及22）由水平方向上交替排列的第一导电类型的柱状区21和第二导电类型的柱状区22构成；所述中间层12和所述分压层11的掺杂类型均为第一导电类型；所述顶部区30由第一导电类型的半导体材料和/或第二导电类型的半导体材料构成；所述底部区40由第一导电类型的半导体材料和/或第二导电类型的半导体材料构成；所述分压层11与所述中间层12直接接触或通过一个第一连接区13间接接触，所述分压层11与所述底部区40直接接触或者通过一个第二连接区14间接接触；当所述元胞结构中有两个或两个以上的所述分压层11时，两个相邻的所述分压层11通过一个第三连接区15间接接触；所述第一连接区13、所述第二连接区14和所述第三连接区15的掺杂类型均为第一导电类型；所述第一连接区13、所述第二连接区14和所述第三连接区15的平均掺杂浓度高于所述分压层11的平均掺杂浓度；所述元胞结构中含有至少一个从所述半导体器件的顶部平面深入内部的深槽介质区50或不含有所述深槽介质区50；所述深槽介质区50的深度在从所述耐压层（20，或21及22）的顶部平面至所述底部区40的底部平面之间的范围内。
5.参考图6，所述第二导体2从所述深槽介质区50的顶部平面向下深入至所述深槽介
质区50中，形成了场板结构。
6.参照图7，所述分压层（11及16）中含有至少一个第四连接区16，所述第四连接区16的顶部平面与所述分压层（11及16）的顶部平面齐平，所述第四连接区16的底部平面与所述分压层（11及16）的底部平面齐平；所述第四连接区16的掺杂类型为第一导电类型，所述第四连接区16的平均掺杂浓度高于所述分压层（11及16）的平均掺杂浓度。
7.参考图8，所述中间层12是由一层均匀掺杂的半导体材料或多层均匀掺杂的半导体材料构成；所述第一连接区13、所述第二连接区14和所述第三连接区15由一层均匀掺杂的半导体材料或多层均匀掺杂的半导体材料构成。
8.参考图9-13，所述半导体器件中含有pin二极管元胞和/或肖特基二极管元胞和/或结势垒肖特基二极管元胞和/或混合pin肖特基二极管元胞；所述底部区40由第一种重掺杂的第一导电类型的半导体区41构成，所述第一导体1与所述第一种重掺杂的第一导电类型的半导体区41直接接触形成欧姆接触并连接至阴极k；在所述pin二极管元胞中，所述顶部区30由第一种重掺杂的第二导电类型的半导体区31构成，所述第二导体2与所述第一种重掺杂的第二导电类型的半导体区31直接接触形成欧姆接触并连接至阳极a；在所述肖特基二极管元胞中，所述顶部区30有着与所述第一导电类型的漂移区20或所述第一导电类型的柱状区21相同的掺杂类型和掺杂浓度，从而与所述第一导电类型的漂移区20或所述第一导电类型的柱状区21连通为同一个区；所述第二导体2与所述第一导电类型的漂移区20或所述第一导电类型的柱状区21直接接触形成肖特基接触并连接至阳极a；在所述结势垒肖特基二极管元胞和所述混合pin肖特基势垒二极管元胞中，所述顶部区30由第一种重掺杂的第二导电类型的半导体区31构成，所述第一种重掺杂的第二导电类型的半导体区31被所述第一导电类型的漂移区20或所述第一导电类型的柱状区21隔离为多个区域，所述第二导体2与所述第一导电类型的漂移区20或所述第一导电类型的柱状区21直接接触形成肖特基接触并连接至阳极a，所述第二导体2与所述第一种重掺杂的第二导电类型的半导体区31直接接触形成欧姆接触并连接至阳极a。
9.参考图14，所述半导体器件含有双极结型晶体管元胞和/或晶闸管元胞；所述顶部区30由第一种第二导电类型的基区32构成，所述第一种第二导电类型的基区32中含有至少一个第二种重掺杂的第二导电类型的半导体区33，所述第一种第二导电类型的基区32与至少一个第二种重掺杂的第一导电类型的半导体区34直接接触，所述第二导体2与所述第二种重掺杂的第二导电类型的半导体区33直接接触形成欧姆接触并连接至基极b，所述第二种重掺杂的第一导电类型的半导体区34的顶部平面覆盖有第三导体3形成欧姆接触并连接至低电位电极e。
10.在所述双极结型晶体管元胞中，所述底部区40由第一种重掺杂的第一导电类型的半导体区41构成，所述第一导体1与所述第一种重掺杂的第一导电类型的半导体区41直接接触形成欧姆接触并连接至高电位电极c；在所述晶闸管元胞中，所述底部区40由第二导电类型的集电区42和第一导电类型的缓冲区43构成，所述第一导电类型的缓冲区43的底部平面与所述第二导电类型的集电区
42的顶部平面直接接触，所述第二导电类型的集电区42的底部平面与所述第一导体1直接接触形成欧姆接触并连接至所述高电位电极c。
11.参考图15-18，所述半导体器件含有金属-氧化物-半导体场效应晶体管元胞和/或绝缘栅双极型晶体管元胞；所述顶部区30由第二种第二导电类型的基区35构成，所述第二种第二导电类型的基区35中含有至少一个第三种重掺杂的第二导电类型的半导体区37，所述第二种第二导电类型的基区35与至少一个第三种重掺杂的第一导电类型的半导体区36直接接触，所述第二导体2与所述第三种重掺杂的第二导电类型的半导体区37以及所述第三种重掺杂的第一导电类型的半导体区36均直接接触形成欧姆接触并连接至低电位电极（s或e）；所述元胞结构中含有至少一个栅极结构（51和4），所述栅极结构（51和4）由一个栅极绝缘介质层51和一个栅极导体区4构成，所述栅极结构（51和4）为平面栅结构或槽栅结构；所述栅极绝缘介质层51与所述第一导电类型的漂移区20或所述第一导电类型的柱状区21直接接触，并与所述第二种第二导电类型的基区35和所述第三种重掺杂的第一导电类型的半导体区37直接接触；所述栅极导体区4与所述栅极绝缘介质层51直接接触，并通过所述栅极绝缘介质层51与所述第一导电类型的漂移区20、所述第一导电类型的柱状区21、所述第二种第二导电类型的基区35和所述第三种重掺杂的第一导电类型的半导体区36相隔；所述栅极导体区4由重掺杂的多晶半导体材料和/或金属导体材料构成，所述栅极导体区4连接至栅极g；在所述金属-氧化物-半导体场效应晶体管元胞中，所述底部区40由第一种重掺杂的第一导电类型的半导体区41构成，所述第一导体1与所述第一种重掺杂的第一导电类型的半导体区41直接接触形成欧姆接触并连接至高电位电极d；在所述绝缘栅双极型晶体管元胞中，所述底部区40由第二导电类型的集电区42和第一导电类型的缓冲区43构成，所述第一导电类型的缓冲区43的底部平面与所述第二导电类型的集电区42的顶部平面直接接触，所述第二导电类型的集电区42的底部平面与所述第一导体1直接接触形成欧姆接触并连接至所述高电位电极c。
12.参考图1-18，所述半导体器件采用的半导体材料为硅或碳化硅或氮化镓或氧化镓或金刚石或砷化镓。
附图说明
13.图1(a): 本发明的一种半导体器件，其含有一个分压层，耐压层由漂移区构成；图1(b): 本发明的又一种半导体器件，其含有一个分压层，耐压层由超结区构成；图2(a): 本发明的又一种半导体器件，其中间层与分压层之间有第一连接区；图2(b): 本发明的又一种半导体器件，其底部区与分压层之间有第二连接区；图3(a): 本发明的又一种半导体器件，其含有两个分压层，两个分压层之间有第三连接区；图3(b): 本发明的又一种半导体器件，其含有三个分压层，两个相邻的分压层之间有第三连接区；图4(a): 本发明的又一种半导体器件，其含有深槽介质区，深槽介质区深入至漂移区；
图4(b): 本发明的又一种半导体器件，其含有深槽介质区，深槽介质区深入至中间层；图5(a): 本发明的又一种半导体器件，其含有深槽介质区，深槽介质区深入至分压层；图5(b): 本发明的又一种半导体器件，其含有深槽介质区，深槽介质区深入至底部区；图6(a): 根据图5(a)，本发明的又一种半导体器件，其第二导体深入深槽介质区中，第二导体深至漂移区；图6(b): 根据图5(b)，本发明的又一种半导体器件，其第二导体深入深槽介质区中，第二导体深至分压层；图7: 根据图3(a)，本发明的又一种半导体器件，其分压层中有第四连接区；图8(a): 根据图1(a)，中间层的掺杂分布示意图，中间层具有三层均匀掺杂的区域；图8(b): 根据图2(b)，第二连接区的掺杂分布示意图，第二连接区具有两层均匀掺杂的区域；图9(a): 根据图1(a)，本发明的又一种半导体器件，其含有pin二极管元胞；图9(b): 根据图5(a)，本发明的又一种半导体器件，其含有pin二极管元胞和深槽介质区；图10(a): 根据图1(a)，本发明的又一种半导体器件，其含有肖特基二极管元胞；图10(b): 根据图5(a)，本发明的又一种半导体器件，其含有肖特基二极管元胞和深槽介质区；图11(a): 根据图1(a)，本发明的又一种半导体器件，其含有结势垒肖特基二极管元胞或混合pin肖特基二极管元胞；图11(b): 根据图1(b)，本发明的又一种半导体器件，其含有结势垒肖特基二极管元胞或混合pin肖特基二极管元胞；图12(a): 根据图5(a)，本发明的又一种半导体器件，其含有结势垒肖特基二极管元胞或混合pin肖特基二极管元胞，深槽介质区穿过第一种重掺杂的第二导电类型的半导体区；图12(b): 根据图5(a)，本发明的又一种半导体器件，其含有结势垒肖特基二极管元胞或混合pin肖特基二极管元胞，深槽介质区不穿过第一种重掺杂的第二导电类型的半导体区；图13(a): 根据图1(b)，本发明的又一种半导体器件，其含有结势垒肖特基二极管元胞或混合pin肖特基二极管元胞，含有穿过第二导电类型的柱状区的深槽介质区；图13(b): 根据图1(b)，本发明的又一种半导体器件，其含有结势垒肖特基二极管元胞或混合pin肖特基二极管元胞，含有穿过第一导电类型的柱状区的深槽介质区；图14(a): 根据图1(a)，本发明的又一种半导体器件，其含有双极结型晶体管元胞；图14(b): 根据图5(a)，本发明的又一种半导体器件，其含有晶闸管元胞；图15(a): 根据图1(a)，本发明的又一种半导体器件，其含有金属-氧化物-半导体
场效应晶体管元胞，采用平面栅极结构；图15(b): 根据图5(a)，本发明的又一种半导体器件，其含有金属-氧化物-半导体场效应晶体管元胞，采用平面栅极结构，深槽介质区不穿过第二种第二导电类型的基区；图16(a): 根据图1(a)，本发明的又一种半导体器件，其含有金属-氧化物-半导体场效应晶体管元胞，采用槽型栅极结构；图16(b): 根据图5(a)，本发明的又一种半导体器件，其含有金属-氧化物-半导体场效应晶体管元胞，采用槽型栅极结构，深槽介质区穿过第二种第二导电类型的基区；图17(a): 根据图1(b)，本发明的又一种半导体器件，其含有金属-氧化物-半导体场效应晶体管元胞，采用平面栅极结构；图17(b): 根据图1(b)，本发明的又一种半导体器件，其含有金属-氧化物-半导体场效应晶体管元胞，采用槽型栅极结构；图18(a): 根据图1(a)，本发明的又一种半导体器件，其含有绝缘栅双极型晶体管元胞；图18(b): 根据图1(a)，本发明的又一种半导体器件，其同时含有金属-氧化物-半导体场效应晶体管元胞和绝缘栅双极型晶体管元胞；图19: 图11(a)中本发明的结势垒肖特基二极管和普通结势垒肖特基二极管在单粒子入射过程中的瞬态电流ir对比波形；图20: 图11(a)中本发明的结势垒肖特基二极管和普通结势垒肖特基二极管在单粒子入射过程中的体内最高温度t对比波形。
具体实施方式
14.下面结合附图对本发明进行详细的描述。
15.一般，功率半导体器件的单粒子失效主要是单粒子烧毁和单粒子栅穿。单粒子烧毁和单粒子栅穿都通常发生在器件处于阻断态（或截止态）下遭受了高能粒子入射的情况。单粒子烧毁是由于高能粒子产生大量的电子和空穴引发耐压层中的动态雪崩效应并最终导致热失效，其能够发生在任何一类功率半导体器件中。单粒子栅穿是由于高能粒子产生大量的电子和空穴后引起栅氧介质层与半导体界面的载流子堆积、抬高电位并导致栅氧介质层的击穿失效，起发生在具有绝缘栅的功率半导体器件中，如金属-氧化物-半导体场效应晶体管(mosfet)、绝缘栅双极型晶体管（igbt）等。
16.图1(a)是本发明的功率半导体器件的一种典型结构，其耐压层采用的是第一导电类型（n型）的漂移区（n-drift区20）。顶部区（top区30）是由第一导电类型（n型）的半导体材料和/或第二导电类型（p型）的半导体材料构成，其用于保证器件能正常阻断，其可能的构成在图9-18中给出。底部区（bottom区40）由第一导电类型（n型）的半导体材料和/或第二导电类型（p型）的半导体材料构成，其可能的构成在图9-18中给出。顶部区（top区30）和底部区（bottom区40）不同的组合可以呈现不同类型的功率半导体器件。然而，不同的功率半导体器件都会用相同的耐压结构。以图1(a)为例，耐压结构即第一导电类型（n型）的漂移区（n-drift区20）、第一导电类型（n型）的中间层（middle层12）和第一导电类型（n型）的分压层（n-divider层11）。所以，图1(a)涵盖了含有漂移区（n-drift区20）、中间层（middle层12）和分压层（n-divider层11）的各种不同类型的功率半导体器件。同理，图1(b)以及图2-5也
均涵盖了各种不同类型的功率半导体器件。
17.与普通的功率半导体器件相比，图1(a)的显著特征是有分压层（n-divider层11），其用途是提高功率半导体器件的抗单粒子失效能力。在静态的阻断态下，漂移区（n-drift区20）承受外加偏压而耗尽，中间层（n-middle区12）起到截止电场的作用，因而分压层（n-divider层11）不耐压。当此时有高能粒子从器件的顶部平面入射至内部，大多数的高能粒子的作用深度会低于漂移区（n-drift区20）的深度。因此，高能粒子会在漂移区（n-drift区20）内部产生大量的电子和空穴，其中电子会向下运动而空穴会向上运动。
18.对于普通的功率半导体器件（无分压层（n-divider层11）），漂移区（n-drift区20）顶部的正电荷浓度会增加从而提高漂移区（n-drift区20）顶部的电场引发动态雪崩击穿，而漂移区（n-drift区20）底部的负电荷浓度增加到超过其掺杂浓度时，漂移区（n-drift区20）底部区域也会形成高电场引发动态雪崩击穿。事实上，漂移区（n-drift区20）顶部区域的动态雪崩击穿具有自我恢复的作用，因为动态雪崩产生的空穴会迅速向上抽走，而动态产生的电子则能帮助降低正电荷的浓度从而削弱电场。然而，当漂移区（n-drift区20）底部也发生了动态雪崩击穿时，从漂移区（n-drift区20）顶部动态雪崩产生的电子会提高漂移区（n-drift区20）底部的电场，而漂移区（n-drift区20）底部动态雪崩产生的空穴会提高漂移区（n-drift区20）顶部的电场，这就导致了动态雪崩击穿的持续维持，从而引发热失效，即发生单粒子烧毁。
19.对于图1(a)，分压层（n-divider层11）的掺杂浓度和厚度可以与漂移区（n-drift区20）的掺杂浓度和厚度相同或比较接近。在高能粒子入射漂移区（n-drift区20）产生大量的电子和空穴时，瞬间会降低漂移区（n-drift区20）的电阻，其电阻会远远低于分压层（n-divider层11）的电阻，因此分压层（n-divider层11）也会瞬间承受外加电压的作用，从而直接降低漂移区（n-drift区20）电场，避免了漂移区（n-drift区20）的动态雪崩击穿的发生，从而避免了单粒子烧毁，同样也避免了单粒子栅穿（因为漂移区（n-drift区20）几乎不承受外加电压）。进一步，在最极端的情形下（高能粒子穿透整个器件），虽然分压层（n-divider层11）中也会产生大量的电子和空穴，但在高能粒子入射的那一刻，分压层（n-divider层11）并不承受电压，其内部没有高电场，分压层（n-divider层11）不会发生动态雪崩，而漂移区（n-drift区20）则会发生动态雪崩，这就意味着漂移区（n-drift区20）的电阻依然会低于分压层（n-divider层11）的电阻，分压层依然能够起到分担大部分外加电压的作用。另外，如果增加中间层（n-middle区12）的厚度，就能够有效的避免高能粒子入射至分压层（n-divider层11），消除高能粒子对分压层（n-divider层11）带来影响。
20.在图1(b)中，与图1(a)的主要区别在于，耐压层采用的是超结区（n-pillar区21和p-pillar区22）。相同的厚度下，如果第一导电类型的柱状区（n-pillar区21）和漂移区（n-drift区20）的掺杂浓度相等，耐压层采用超结区（n-pillar区21和p-pillar区22）可以有比漂移区（n-drift区20）更高的击穿电压，因而前者可以比后者得到更优的导通压降与击穿电压的折衷关系。
21.在图2(a)中，与图1(a)的主要区别在于，中间层（n-middle区12）与分压层（n-divider层11）之间有第一导电类型（n型）的第一连接区（n-con1区13）。第一连接区（n-con1区13）的作用有：第一，减弱中间层（n-middle区12）与分压层（n-divider层11）的晶格和应力失配，其手段可以是第一连接区（n-con1区13）的掺杂浓度位于中间层（n-middle区12）与
分压层（n-divider层11）两者的掺杂浓度之间；第二，增加分压层（n-divider层11）与器件顶部平面的距离，避免从器件顶部入射的高能粒子对分压层（n-divider层11）带来影响；第三，起到低阻的传导电流的作用。
22.在图2(b)中，与图1(a)的主要区别在于，底部区（bottom区40）与分压层（n-divider层11）之间有第一导电类型（n型）的第二连接区（n-con2区14）。第二连接区（n-con2区14）的作用有：第一，减弱底部区（bottom区40）与分压层（n-divider层11）的晶格和应力失配，其手段可以是第二连接区（n-con2区14）的掺杂浓度位于底部区（bottom区40）与分压层（n-divider层11）两者的掺杂浓度之间；第二，增加分压层（n-divider层11）与器件底部平面的距离，避免从器件底部入射的高能粒子对分压层（n-divider层11）带来影响；第三，起到低阻的传导电流的作用。
23.在图3(a)中，与图1(a)的主要区别在于，有两个分压层（n-divider层11），两个分压层之间有第一导电类型（n型）的第三连接区（n-con3区15）。根据关于图1(a)的解释容易理解，多个分压层（n-divider层11）有利于提高抗单粒子失效的能力。第三连接区（n-con3区15）的作用：第一，增加某一个分压层（n-divider层11）距离器件顶部平面或底部平面的距离，避免从器件顶部或底部入射的高能粒子对分压层（n-divider层11）带来影响；第二，起到低阻的传导电流的作用。
24.在图3(b)中，与图1(a)的主要区别在于，有三个分压层（n-divider层11）。
25.在图4(a)中，与图1(a)的主要区别在于，有深槽介质区（50），深槽介质区（50）深入至漂移区（n-drift区20）。当有深槽介质区（50）深入内部，漂移区（n-drift区20）中产生的电子向下运动过程中会相对比较集中的流向分压层（n-divider层11），这样电子流过分压层的截面面积就能减小，流过电子电流的分压层（n-divider层11）的电阻增加，分压层（n-divider层11）的压降（即承受外加电压）会更大，分压作用更明显。
26.在图4(b)中，与图4(a)的主要区别在于，深槽介质区（50）深入至中间层（n-middle层12），其作用与图4(a)类似。
27.在图5(a)中，与图4(a)的主要区别在于，深槽介质区（50）深入至分压层（n-divider层11），其作用与图4(a)类似。
28.在图5(b)中，与图4(a)的主要区别在于，深槽介质区（50）深入至底部区（bottom区40），其作用与图4(a)类似。
29.在图6(a)中，与图5(a)的主要区别在于，第二导体（2）深入深槽介质区（50），第二导体（2）的深度在漂移区（n-drift区50）的顶部平面和底部平面之间，其起到场板的作用，能够有效的调制漂移区（n-drift区50）的电场，提高动态雪崩击穿电压。
30.在图6(b)中，与图5(b)的主要区别在于，第二导体（2）深入深槽介质区（50），第二导体（2）的深度在分压层（n-divider层11）的顶部平面和底部平面之间，其起到场板的作用，能够有效的调制分压层（n-divider层11）的电场，提高动态雪崩击穿电压。
31.在图7中，与图3(a)的主要区别在于，分压层（n-divider层11）中有第一导电类型（n型）的第四连接区（n-con4区16）。第四连接区（n-con4区16）起到低阻的传导电流的作用。图7中，两个分压层（n-divider层11）中的第四连接区（n-con4区16）在垂直方向上相互错开，即在同一条垂直线上只有一个第四连接区（n-con4区16）。这样做的好处是：在正常传导电流时，大部分电流从低阻的第四连接区（n-con4区16）传导，有利于降低通态电阻；在阻断
31区）。
42.在图13(a)和图13(b)中，与图11(b)的主要区别在于，含有深槽介质区（50）。图13(a)的深槽介质区（50）穿过第一种重掺杂的第二导电类型（p型）的半导体区（1p
+ 31区），而图13(b)的深槽介质区（50）没有穿过第一种重掺杂的第二导电类型（p型）的半导体区（1p
+ 31区）。
43.在图14(a)中，与图1(a)相比，顶部区（top区30）由第一种第二导电类型（p型）的基区（p-b1区32）构成，还有第二种重掺杂的第二导电类型（p型）的半导体区（2p+区33）和第二种重掺杂的第一导电类型（n型）的半导体区（2n+区34），底部区（bottom区40）由第一种重掺杂的第一导电类型（n型）的半导体区（1n+区41）构成，形成双极型晶体管元胞。
44.在图14(b)中，与图14(a)的主要区别在于，底部区（bottom区40）由第二导电类型（p型）的集电区（p-collector区42）和第一导电类型（n型）的缓冲区（n-buffer区43）构成，含有深槽介质区（50）。
45.在15(a)中，与图1(a)相比，顶部区（top区30）由第二种第二导电类型（p型）的基区（p-b2区35）构成，还有第三种重掺杂的第二导电类型（p型）的半导体区（3p+区37）和第三种重掺杂的第一导电类型（n型）的半导体区（3n+区36），底部区（bottom区40）由第一种重掺杂的第一导电类型（n型）的半导体区（1n+区41）构成，含有平面型栅极结构（51和4），形成金属-氧化物-半导体场效应晶体管元胞。
46.在图15(b)中，与图15(a)的主要区别在于，含有深槽介质区（50）。
47.在图16(a)中，与图15(a)的主要区别在于，采用了槽型栅极结构（51和4）。
48.在图16(b)中，与图16(a)的主要区别在于，含有深槽介质区（50）。
49.在图17(a)中，与图15(a)的主要区别在于，其耐压层采用的是超结区（n-pillar区21和p-pillar区22）。
50.在图17(b)中，与图16(a)的主要区别在于，其耐压层采用的是超结区（n-pillar区21和p-pillar区22）。
51.在图18(a)中，与图16(a)的主要区别在于，其底部区（bottom区40）由第二导电类型（p型）的集电区（p-collector区42）和第一导电类型（n型）的缓冲区（n-buffer区43）构成，形成绝缘栅双极型晶体管元胞。
52.在图18(b)中，与图18(a)的主要区别在于，其还包含图16(b)所示的金属-氧化物-半导体场效应晶体管元胞。根据图18(b)的启发，熟悉本领域的技术人员也容易得到同时含有图9-18所示的两种及以上元胞结构的半导体器件。比如，同时含有图9(a)和图15(a)所示的两种元胞结构的半导体器件，同时含有14(a)和图15(a)所示的两种元胞结构的半导体器件，等等。
53.图1-18所示的本发明的器件可以采用不同种类的半导体材料，不仅可以采用最常用的硅，也可以采用碳化硅（4h-sic、6h-sic、3c-sic）、氮化镓、氧化镓、金刚石、砷化镓等。
54.为了说明本发明的优越性，本发明利用图11(a)结构与普通结构进行了仿真对比，其中普通结构指的是在图1(a)结构基础上取消分压层（n-divider层11）的结构。仿真中采用了图11(a)结构的多个元胞（宽度为328.3 μm）；采用的是4h-sic材料；第一种重掺杂的第二导电类型的半导体区（1p
+ 31区）的结深和掺杂浓度分别0.68 μm和1
×
10
19 cm-3
；漂移区（n-drift区20）的厚度和掺杂浓度分别为8.8 μm和9.1
×
10
15 cm-3
；中间层（n-middle层12）
的厚度和掺杂浓度分别为50 μm和1
×
10
19 cm-3
；分压层（n-divider层11）的厚度和掺杂浓度分别为20 μm和9.1
×
10
15 cm-3
；第一种重掺杂的第一导电类型的半导体区（1n+区41）的厚度和掺杂浓度分别为130 μm和1
×
10
19 cm-3
；肖特基接触的势垒高度设为1.27 ev；单粒子入射仿真采用的入射重离子为70 mev辐照能量，线性能量传输值（let值）为37.2 mev
·
cm2/mg的ge粒子，其入射深度为12.98 μm，轨迹宽度为0.48 μm。普通结构仅在图11(a)结构基础上取消分压层（n-divider层11），其余参数（包括单粒子入射仿真参数）不变。
55.图19和图20分别给出的是图11(a)中本发明的结势垒肖特基二极管和普通结势垒肖特基二极管在单粒子入射过程中的瞬态电流ir和体内最高温度t对比波形。从图中可得到，本发明的结势垒肖特基二极管在单粒子入射后电流峰值为0.048 a比普通结势垒肖特基二极管减小了63%，本发明的结势垒肖特基二极管在单粒子入射后体内最高温度峰值为549 k比普通结势垒肖特基二极管减小了68 %。由此可见，本发明具有显著的抗辐照的优点。
56.事实上，本发明的抗辐照特性的根本原因是具备优异的抗动态雪崩能力。所以，本发明的半导体器件不仅仅是具有抗辐照特性，也同样具备优异的高电压关断能力和大电流关断能力，因而不能把本发明的半导体器件仅仅归类于抗辐照半导体器件，而且还应归类于高可靠性半导体器件。
57.以上对本发明做了许多实施例说明，其所述的n型半导体材料可看作是第一导电类型的半导体材料，而p型半导体材料可看作是第二导电类型的半导体材料。显然，根据本发明的原理，实施例中的n型与p型均可以相互对调而不影响本发明的内容。对于熟悉本领域的技术人员而言，还可以在本发明的思想下得到其它许多实施例而不超出本发明的权利要求。
技术特征：1.一种半导体器件，其元胞结构包括：至少一个顶部区，一个耐压层，一个中间层和一个底部区，其特征在于，所述顶部区的底部平面与所述耐压层的顶部平面直接接触，所述耐压层的底部平面与所述中间层的顶部平面直接接触，所述中间层与所述底部区之间含有至少一个分压层；所述底部区的底部平面至少有一部分与第一导体直接接触，所述顶部区的顶部平面至少有一部分与第二导体直接接触；所述耐压层由第一导电类型的漂移区构成或由超结区构成，所述超结区由水平方向上交替排列的第一导电类型的柱状区和第二导电类型的柱状区构成；所述中间层和所述分压层的掺杂类型均为第一导电类型；所述顶部区由第一导电类型的半导体材料和/或第二导电类型的半导体材料构成；所述底部区由第一导电类型的半导体材料和/或第二导电类型的半导体材料构成；所述分压层与所述中间层直接接触或通过一个第一连接区间接接触，所述分压层与所述底部区直接接触或者通过一个第二连接区间接接触；当所述元胞结构中有两个或两个以上的所述分压层时，两个相邻的所述分压层通过一个第三连接区间接接触；所述第一连接区、所述第二连接区和所述第三连接区的掺杂类型均为第一导电类型；所述第一连接区、所述第二连接区和所述第三连接区的平均掺杂浓度高于所述分压层的平均掺杂浓度；所述元胞结构中含有至少一个从所述半导体器件的顶部平面深入内部的深槽介质区或不含有所述深槽介质区；所述深槽介质区的深度在从所述耐压层的顶部平面至所述底部区的底部平面之间的范围内。2.如权利要求1所述的半导体器件，其特征在于，所述第二导体从所述深槽介质区的顶部平面向下深入至所述深槽介质区中，形成了场板结构。3.如权利要求1所述的半导体器件，其特征在于，所述分压层中含有至少一个第四连接区，所述第四连接区的顶部平面与所述分压层的顶部平面齐平，所述第四连接区的底部平面与所述分压层的底部平面齐平；所述第四连接区的掺杂类型为第一导电类型，所述第四连接区的平均掺杂浓度高于所述分压层的平均掺杂浓度。4.如权利要求1所述的半导体器件，其特征在于，所述中间层是由一层均匀掺杂的半导体材料或多层均匀掺杂的半导体材料构成；所述第一连接区、所述第二连接区和所述第三连接区由一层均匀掺杂的半导体材料或多层均匀掺杂的半导体材料构成。5.如权利要求1所述的半导体器件，其特征在于，所述半导体器件中含有pin二极管元胞和/或肖特基二极管元胞和/或结势垒肖特基二极管元胞和/或混合pin肖特基二极管元胞；所述底部区由第一种重掺杂的第一导电类型的半导体区构成，所述第一导体与所述第一种重掺杂的第一导电类型的半导体区直接接触形成欧姆接触并连接至阴极；在所述pin二极管元胞中，所述顶部区由第一种重掺杂的第二导电类型的半导体区构成，所述第二导体与所述第一种重掺杂的第二导电类型的半导体区直接接触形成欧姆接触并连接至阳极；在所述肖特基二极管元胞中，所述顶部区有着与所述第一导电类型的漂移区或所述第一导电类型的柱状区相同的掺杂类型和掺杂浓度，从而与所述第一导电类型的漂移区或所述第一导电类型的柱状区连通为同一个区；所述第二导体与所述第一导电类型的漂移区或
所述第一导电类型的柱状区直接接触形成肖特基接触并连接至阳极；在所述结势垒肖特基二极管元胞和所述混合pin肖特基势垒二极管元胞中，所述顶部区由第一种重掺杂的第二导电类型的半导体区构成，所述第一种重掺杂的第二导电类型的半导体区被所述第一导电类型的漂移区或所述第一导电类型的柱状区隔离为多个区域，所述第二导体与所述第一导电类型的漂移区或所述第一导电类型的柱状区直接接触形成肖特基接触并连接至阳极，所述第二导体与所述第一种重掺杂的第二导电类型的半导体区直接接触形成欧姆接触并连接至阳极。6.如权利要求1所述的半导体器件，其特征在于，所述半导体器件含有双极结型晶体管元胞和/或晶闸管元胞；所述顶部区由第一种第二导电类型的基区构成，所述第一种第二导电类型的基区中含有至少一个第二种重掺杂的第二导电类型的半导体区，所述第一种第二导电类型的基区与至少一个第二种重掺杂的第一导电类型的半导体区直接接触，所述第二导体与所述第二种重掺杂的第二导电类型的半导体区直接接触形成欧姆接触并连接至基极，所述第二种重掺杂的第一导电类型的半导体区的顶部平面覆盖有第三导体形成欧姆接触并连接至低电位电极；在所双极结型晶体管元胞中，所述底部区由第一种重掺杂的第一导电类型的半导体区构成，所述第一导体与所述第一种重掺杂的第一导电类型的半导体区直接接触形成欧姆接触并连接至高电位电极；在所述晶闸管元胞中，所述底部区由第二导电类型的集电区和第一导电类型的缓冲区构成，所述第一导电类型的缓冲区的底部平面与所述第二导电类型的集电区的顶部平面直接接触，所述第二导电类型的集电区的底部平面与所述第一导体直接接触形成欧姆接触并连接至所述高电位电极。7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件含有金属-氧化物-半导体场效应晶体管元胞和/或绝缘栅双极型晶体管元胞；所述顶部区由第二种第二导电类型的基区构成，所述第二种第二导电类型的基区中含有至少一个第三种重掺杂的第二导电类型的半导体区，所述第二种第二导电类型的基区与至少一个第三种重掺杂的第一导电类型的半导体区直接接触，所述第二导体与所述第三种重掺杂的第二导电类型的半导体区以及所述第三种重掺杂的第一导电类型的半导体区均直接接触形成欧姆接触并连接至低电位电极；所述元胞结构中含有至少一个栅极结构，所述栅极结构由一个栅极绝缘介质层和一个栅极导体区构成，所述栅极结构为平面栅结构或槽栅结构；所述栅极绝缘介质层与所述第一导电类型的漂移区或所述第一导电类型的柱状区直接接触，并与所述第二种第二导电类型的基区和所述第三种重掺杂的第一导电类型的半导体区直接接触；所述栅极导体区与所述栅极绝缘介质层直接接触，并通过所述栅极绝缘介质层与所述第一导电类型的漂移区、所述第一导电类型的柱状区、所述第二种第二导电类型的基区和所述第三种重掺杂的第一导电类型的半导体区相隔；所述栅极导体区由重掺杂的多晶半导体材料和/或金属导体材料构成，所述栅极导体区连接至栅极；在所述金属-氧化物-半导体场效应晶体管元胞中，所述底部区由第一种重掺杂的第一导电类型的半导体区构成，所述第一导体与所述第一种重掺杂的第一导电类型的半导体区
直接接触形成欧姆接触并连接至高电位电极；在所述绝缘栅双极型晶体管元胞中，所述底部区由第二导电类型的集电区和第一导电类型的缓冲区构成，所述第一导电类型的缓冲区的底部平面与所述第二导电类型的集电区的顶部平面直接接触，所述第二导电类型的集电区的底部平面与所述第一导体直接接触形成欧姆接触并连接至所述高电位电极。8.如权利要求1所述的半导体器件，其特征在于，所述半导体器件采用的半导体材料为硅或碳化硅或氮化镓或氧化镓或金刚石或砷化镓。
技术总结本发明公开了一种半导体器件，所述半导体器件在耐压层与底部区之间含有中间层和分压层，所述中间层起到截止电场的作用，所述分压层能在所述半导体器件处于截止态下遭受高能粒子辐照时起到承受外加电压的作用，从而避免所述耐压层的动态雪崩击穿。所述半导体器件具有抗辐照特性和高可靠性。有抗辐照特性和高可靠性。有抗辐照特性和高可靠性。
技术研发人员：黄铭敏 马瑶 杨治美
受保护的技术使用者：四川大学
技术研发日：2022.07.01
技术公布日：2022/11/1
