1.本发明涉及显示设备技术领域，特别涉及一种驱动电路的制作方法、驱动电路及显示模组。
背景技术：2.在高分辨率(ppi)的显示面板中，为了使每个像素单元所占的面积尽可能的减小，像素单元的驱动电路中有些薄膜晶体管需要上下层叠设置。驱动电路中常用的薄膜晶体管为低温多晶硅晶体管，当驱动电路中的两个层叠设置的薄膜晶体管的源漏极相连接时，可以通过上、下两个薄膜晶体管中的两层低温多晶硅(ltps)层搭接实现。目前两层低温多晶硅层采用过孔搭接方式，低温多晶硅层是由非晶硅(a-si)经过准分子激光退火工艺后、再经过对非沟道区通过离子注入进行重掺杂工艺形成，但是由于准分子激光退火工艺无法使位于过孔侧壁上下边缘位置的非晶硅晶化，并且在后续对低温多晶硅层中进行离子注入时位于过孔侧壁上下边缘位置的多晶硅掺杂浓度较低，这样会导致上层低温多晶硅层经过过孔的部分在掺杂后无法导体化，进而导致上层低温多晶硅层与下层低温多晶硅层的搭接处电阻异常，两层低温多晶硅层无法有效搭接。
技术实现要素：3.本发明提供了一种驱动电路的制作方法、驱动电路及显示模组，上述驱动电路能够使上层低温多晶硅层原本无法正常晶化和掺杂的区域具有导电性，彻底解决了上下两层低温多晶硅层的导电问题，能够使得第一多晶硅层图案与第二多晶硅层图案有效搭接。
4.为达到上述目的，本发明提供以下技术方案：
5.一种驱动电路的制作方法，包括：
6.在基板上形成第一多晶硅层图案；
7.在所述第一多晶硅层图案上形成具有搭接孔的绝缘层，所述第一多晶硅层图案在所述搭接孔处露出；
8.采用沉积非晶硅的同时进行重掺杂工艺，在所述绝缘层上形成具有导电性的第一预制非晶硅层，所述第一预制非晶硅层通过所述搭接孔与所述第一多晶硅层图案层搭接；
9.将所述第一预制非晶硅层转化为第一预制多晶硅层，所述第一预制多晶硅层具有第一沟道预制区以及位于所述第一沟道预制区两侧的第一导电区，所述第一导电区在所述绝缘层上的正投影覆盖所述搭接孔；
10.对所述第一沟道预制区进行半导体化，并形成第二多晶硅层图案，所述第二多晶硅层图案包括由所述第一沟道预制区半导体化后形成的第一沟道以及由所述第一导电区形成的第一电极。
11.本发明提供的驱动电路的制作方法中，在基板上形成第一多晶硅层图案之后，在形成第二多晶硅层图案的过程中，首先采用沉积非晶硅的同时进行重掺杂的工艺在绝缘层上形成具有导电性的第一预制非晶硅层，这样能够保证位于搭接孔处上下边缘位置的非晶
硅的掺杂离子的掺杂浓度，使得第一预制非晶硅层在搭接孔处能够有效导电，然后将第一预制非晶硅层转化为第一预制多晶硅层，此时第一预制多晶硅层为具有导电性的多晶硅层，这样第一预制多晶硅层位于搭接孔上下边缘位置的部分仍然具有导电性，最后对第一预制多晶硅层的第一沟道预制区进行半导体化，并形成第二多晶硅层图案。上述驱动电路的制作方法中，与现有技术相比，能够使上层低温多晶硅层原本无法正常晶化和掺杂的区域具有导电性，彻底解决了上下两层低温多晶硅层的导电问题，能够使得第一多晶硅层图案与第二多晶硅层图案有效搭接，并且，实现方法简单，效果良好。
12.可选地，所述对所述第一沟道预制区进行半导体化，包括：
13.在所述第一预制多晶硅层上形成光刻胶层；
14.去除所述光刻胶层位于所述第一沟道预制区上的部分，露出所述第一沟道预制区；
15.采用反向掺杂工艺对所述第一沟道预制区进行半导体化；
16.去除所述光刻胶层。
17.可选地，所述去除所述光刻胶层位于所述第一沟道预制区上的部分，包括：
18.采用第一掩膜板对所述光刻胶层进行曝光显影，形成光刻胶完全保留区、光刻胶半保留区和光刻胶完全去除区，所述光刻胶完全保留区在所述第一预制多晶硅层上的正投影与所述第一导电区重叠，所述光刻胶半保留区在所述第一预制多晶硅层上的正投影覆盖与所述第一沟道预制区重叠；
19.采用刻蚀工艺去除所述第一预制多晶硅层位于所述光刻胶完全去除区的部分，以形成所述第二多晶硅层图案的预制图形；
20.对剩余的所述光刻胶层进行灰化处理，以完全去除所述第一沟道预制区上的光刻胶层。
21.可选地，所述去除所述光刻胶层位于所述第一沟道预制区上的部分，包括：
22.采用第二掩膜板对所述光刻胶层进行曝光显影，形成光刻胶完全保留区和光刻胶完全去除区，所述光刻胶完全去除区在第一预制多晶硅层上的正投影与所述第一沟道预制区重叠。
23.可选地，在对所述第一沟道预制区进行半导体化之后，形成第二多晶硅层图案。
24.可选地，所述形成第二多晶硅层图案之后，还包括：
25.在所述第二多晶硅层图案远离所述基板的一侧形成第一栅绝缘层；
26.在所述第一栅绝缘层远离所述基板的一侧形成第一栅极金属层；
27.采用第三掩膜板对所述第一栅极金属层进行图案化处理，形成第一栅极层图案。
28.可选地，所述第二掩膜板与所述第三掩膜板为同一掩膜板。
29.可选地，所述在所述基板的一侧形成第一多晶硅层图案，包括：
30.在所述基板的一侧形成第二预制非晶硅层；
31.将所述第二预制非晶硅层转化为第二预制多晶硅层，所述第二预制多晶硅层包括第二沟道预制区以及位于所述第二沟道预制区两侧的第二导电区；
32.对所述第二导电区进行重掺杂工艺，以使所述第二导电区导电，所述第二导电区重掺杂的类型与所述第一导电区重掺杂的类型相同；
33.对所述第二预制多晶硅层图案化形成所述第一多晶硅层图案，所述第一多晶硅层
图案包括由所述第二沟道预制区形成的第二沟道以及由所述第二导电区重掺杂后形成的第二电极。
34.可选地，所述第二导电区掺杂的离子和所述第一导电区掺杂的离子同为b+离子或者p-离子。
35.可选地，所述第二导电区的重掺杂的浓度与所述第一导电区重掺杂的浓度相同。
36.可选地，所述将所述第一预制非晶硅层转化为第一预制多晶硅层，包括：
37.对所述第一预制非晶硅层进行高温脱氢处理；
38.对高温脱氢后的所述第一预制非晶硅层进行准分子激光退火处理，形成第一预制多晶硅层。
39.本发明还提供一种驱动电路，由上述技术方案中提供的任意一种驱动电路的制作方法制作而成，所述驱动电路包括：
40.基板；
41.位于所述基板上的第一多晶硅层图案；
42.位于所述第一多晶硅层图案远离所述基板一侧的绝缘层，所述绝缘层具有搭接孔；
43.位于所述绝缘层远离所述基板一侧的第二多晶硅层图案，所述第二多晶硅层图案包括第一沟道以及位于所述第一沟道两侧的第一电极，所述第一电极通过所述搭接孔与所述第一多晶硅层图案搭接。
44.本发明还提供一种显示模组，包括上述技术方案中提供的驱动电路。
附图说明
45.图1为本发明实施例提供的一种驱动电路的制作方法的流程图；
46.图2至图5为本发明实施例提供的一种驱动电路的制作过程示意图；
47.图6为图1中所示步骤s15的具体过程流程图；
48.图7为图6中所示步骤s152的具体过程流程图；
49.图8至图10为图6中所示步骤s152制作过程示意图；
50.图11为另一种图6中所示步骤s152的制作过程示意图；
51.图12为图1中所示步骤s16的具体过程流程图；
52.图13为本发明实施例提供的一种驱动电路的结构示意图；
53.图14为图1中所示步骤s11的具体过程流程图；
54.图15为图1中所示步骤s14的具体过程流程图。
55.图标：
56.1-基板；2-第一缓冲层；31-第一多晶硅层图案；32-第二栅极层图案；33-连接走线；4-绝缘层；41-第二栅绝缘层；42-第三栅绝缘层；43-第二缓冲层；5-搭接孔；61a-第一预制非晶硅层；61b-第一预制多晶硅层；61c-第二多晶硅层图案的预制图形；61-第二多晶硅层图案；611-第一沟道；612-第一电极；62-第一栅极层图案；7-光刻胶层；8-第一掩膜板；91-第一栅绝缘层；92-平坦层；10-数据线。
具体实施方式
57.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
58.请参考图1，本发明实施例提供一种驱动电路的制作方法，包括如图1所示的以下步骤：
59.步骤s11：在基板1上形成第一多晶硅层图案31；
60.其中，如图2所示，基板1与第一多晶硅层图案31之间还可以形成第一缓冲层2，在这里不做限制，根据实际情况而定。
61.步骤s12：在第一多晶硅层图案31上形成具有搭接孔5的绝缘层4，第一多晶硅层图案31在搭接孔5处露出，如图2所示；
62.步骤s13：采用沉积非晶硅的同时进行重掺杂的工艺，在绝缘层4上形成具有导电性的第一预制非晶硅层61a，第一预制非晶硅层61a通过搭接孔5与第一多晶硅层图案31层搭接，如图3所示；
63.步骤s14：将第一预制非晶硅层61a转化为第一预制多晶硅层61b，第一预制多晶硅层61b具有第一沟道预制区以及位于第一沟道预制区两侧的第一导电区，第一导电区在绝缘层4上的正投影覆盖搭接孔5，如图4所示；
64.步骤s15：对第一沟道预制区进行半导体化，并形成第二多晶硅层图案61，第二多晶硅层图案61包括由第一沟道预制区半导体化后形成的第一沟道611以及由第一导电区形成的第一电极612，如图5所示。
65.本发明实施例提供的驱动电路的制作方法中，在基板1上形成第一多晶硅层图案31之后，在形成第二多晶硅层图案61的过程中，首先采用沉积非晶硅的同时进行重掺杂的工艺在绝缘层4上形成具有导电性的第一预制非晶硅层61a，这样能够保证位于搭接孔5处上下边缘位置的非晶硅的掺杂离子的掺杂浓度，使得第一预制非晶硅层61a在搭接孔5处能够有效导电，然后将第一预制非晶硅层61a转化为第一预制多晶硅层61b，此时第一预制多晶硅层61b为具有导电性的多晶硅层，这样第一预制多晶硅层61b位于搭接孔5上下边缘位置的部分仍然具有导电性，最后对第一预制多晶硅层61b的第一沟道预制区进行半导体化，并形成第二多晶硅层图案61。上述驱动电路的制作方法中，与现有技术相比，能够使上层低温多晶硅层原本无法正常晶化和掺杂的区域具有导电性，彻底解决了上下两层低温多晶硅层的导电问题，能够使得第一多晶硅层图案31与第二多晶硅层图案61有效搭接，并且，实现方法简单，效果良好。
66.上述发明实施例提供的驱动电路的制作方法中，如图6所示，步骤s15中，对第一沟道预制区进行半导体化，具体包括以下步骤：
67.步骤s151：在第一预制多晶硅层61b上形成光刻胶层7；
68.步骤s152：去除光刻胶层7位于第一沟道预制区上的部分，露出第一沟道预制区；
69.步骤s153：采用反向掺杂工艺对第一沟道预制区进行半导体化；
70.步骤s154：去除光刻胶层7。
71.具体地，如图7所示，上述步骤s152去除光刻胶层7位于第一沟道预制区上的部分，
具体包括以下步骤：
72.步骤s1521：采用第一掩膜板8对光刻胶层7进行曝光显影，如图8所示，形成光刻胶完全保留区、光刻胶半保留区和光刻胶完全去除区，光刻胶完全保留区在第一预制多晶硅层61b上的正投影与第一导电区重叠，光刻胶半保留区在第一预制多晶硅层61b上的正投影覆盖与第一沟道预制区重叠，如图9所示；
73.此时，光刻胶层7可以为正性胶层也可以为负性胶层，不同胶层对应的第一掩膜板8的形状不同，在这里不做限制，可以根据实际情况而定。
74.步骤s1522：采用刻蚀工艺去除第一预制多晶硅层61b位于光刻胶完全去除区的部分，以形成第二多晶硅层图案的预制图形61c，如图10所示；
75.步骤s1523：对剩余的光刻胶层7进行灰化处理，以完全去除第一沟道预制区上的光刻胶层7。
76.上述制作方法中，步骤s1523之后，进行步骤s153采用反向掺杂工艺对第一沟道预制区进行半导体化，这样直接形成第二多晶硅层图案61，通过一个掩膜版能够完成对光刻胶层7的处理和第二多晶硅层图案61图形的制备，能够减小使用掩膜板的数量，简化制作工艺，节省制作成本。
77.可选地，上述步骤s152去除光刻胶层7位于第一沟道预制区上的部分，具体步骤还可以为：
78.采用第二掩膜板对光刻胶层7进行曝光显影，形成光刻胶完全保留区和光刻胶完全去除区，光刻胶完全去除区在第一预制多晶硅层61b上的正投影与第一沟道预制区重叠，如图11所示。
79.上述制作方法中，直接通过第二掩膜板对光刻胶层7进行曝光显影，直接去除光刻胶层7位于第一沟道预制区上的部分，露出第一沟道预制区，然后对第一沟道预制区进行半导体化，制作工艺简单，方便制作。
80.此时，光刻胶层7可以为正性胶层也可以为负性胶层，不同胶层对应的第一掩膜板8的形状不同，在这里不做限制，可以根据实际情况而定。
81.此时，在步骤s15对第一沟道预制区进行半导体化之后，需要对第一预制多晶硅层61b进行图案化，形成第二多晶硅层图案61，完成第一多晶硅层图案31与第二多晶硅层图案61的搭接。
82.上述发明实施例提供的驱动电路的制作方法中，如图12所示，步骤s15形成第二多晶硅层图案61之后，还包括以下步骤：
83.步骤s161：在第二多晶硅层图案61远离基板1的一侧形成第一栅绝缘层91；
84.步骤s162：在第一栅绝缘层91远离基板1的一侧形成第一栅极金属层；
85.步骤s163：采用第三掩膜板对第一栅极金属层进行图案化处理，形成第一栅极层图案62，如图13所示。
86.上述制作方法中，由于第一栅极层图案62位于第二多晶硅层图案61上方，二者相对应设置，在制作第一栅极层图案62和第二多晶硅层图案61时可以共用一个掩膜板，即第二掩膜板与第三掩膜板可以为同一掩膜板，能够减少掩膜板的使用量，节约制作成本。此时，上述光刻胶层7则可以为负性光刻胶。
87.其中，上述第一栅极层图案62和第二多晶硅层图案61可以组成驱动电路的上层的
薄膜晶体管，上述第二多晶硅层图案61中位于第一沟道611两侧的第一电极612为上层的薄膜晶体管的源、漏极，上层薄膜晶体管的源极可以通过搭接孔5与第一多晶硅层图案31搭接，第一栅极层图案62为上层的薄膜晶体管的栅极。在步骤s163之后，还可以包括：在第一栅极层图案62上形成平坦层92，在平坦层92上形成数据线10，数据线10可以通过过孔与上层的薄膜晶体管的漏极连接。
88.上述发明实施例提供的驱动电路的制作方法中，如图14所示，步骤s11在基板1的一侧形成第一多晶硅层图案31，可以包括以下步骤：
89.s111：在基板1的一侧形成第二预制非晶硅层；
90.s112：将第二预制非晶硅层转化为第二预制多晶硅层，第二预制多晶硅层包括第二沟道预制区以及位于第二沟道预制区两侧的第二导电区；
91.s113：对第二导电区进行重掺杂工艺，以使第二导电区导电，第二导电区重掺杂的类型与第一导电区重掺杂的类型相同，能够使得第一多晶硅层图案31与第二多晶硅层图案61实现良好搭接；
92.s114：对第二预制多晶硅层图案化形成第一多晶硅层图案31，第一多晶硅层图案31包括由第二沟道预制区形成的第二沟道以及由第二导电区重掺杂后形成的第二电极。
93.具体地，上述第二导电区掺杂的离子和第一导电区掺杂的离子可以同为b+离子或者p-离子。具体地，在沉积形成第一预制非晶硅层61a时掺杂气体b2h6/ph3，使第一预制非晶硅层61a形成n+a-si或p+a-si，而第二导电区掺杂的类型需要与第一导电区的掺杂的类型相同。即如果第二预制多晶硅层为pmos，则第二导电区重掺杂b+，第一预制非晶硅层61a沉积时就要掺杂b2h6，而若第二预制多晶硅层为nmos，则第二导电区重掺杂p-，第一预制非晶硅沉积时就要掺杂ph3。
94.具体地，上述第二导电区的重掺杂的浓度与第一导电区重掺杂的浓度相同，能够减小整流效应。
95.其中，上述步骤s12在第一多晶硅层图案31上形成具有搭接孔5的绝缘层4，具体可以包括在第一多晶硅层图案31上依次形成第二栅绝缘层41、第二栅极层图案32、第三栅绝缘层42、连接走线33以及第二缓冲层43，第二栅绝缘层41、第三栅绝缘层42和第二缓冲层43组成绝缘层4，搭接孔5贯穿第二栅绝缘层41、第三栅绝缘层42以及第二缓冲层43形成。上述第二栅极层图案32和第一多晶硅层图案31可以组成驱动电路中的下层的薄膜晶体管，第一多晶硅层图案31中位于第二沟道两侧的第二电极为下层的薄膜晶体管的源、漏极，下层的薄膜晶体管的漏极可以通过搭接孔5与第二多晶硅层图案61的第一电极612搭接，下层的薄膜晶体管的源极可以通过过孔与连接走线33连接，第二栅极层图案32为下层的薄膜晶体管的栅极。
96.上述发明实施例提供的驱动电路的制作方法中，如图15所示，步骤s14将第一预制非晶硅层61a转化为第一预制多晶硅层61b，具体可以包括以下步骤：
97.s141：对第一预制非晶硅层61a进行高温脱氢处理；
98.s142：对高温脱氢后的第一预制非晶硅层61a进行准分子激光退火处理，形成第一预制多晶硅层61b。
99.同样的将第二预制非晶硅层转化为第二预制多晶硅层，需要先对第二预制非晶硅层进行高温脱氢处理，然后对高温脱氢处理后的第二预制非晶硅层进行准分子激光退火处
理，形成第二预制多晶硅层。
100.本发明还提供一种驱动电路，由上述技术方案中提供的任意一种驱动电路的制作方法制作而成，如图13所示，驱动电路包括：
101.基板1；
102.位于基板1上的第一多晶硅层图案31；
103.位于第一多晶硅层图案31远离基板1一侧的绝缘层4，绝缘层4具有搭接孔5；
104.位于绝缘层4远离基板1一侧的第二多晶硅层图案61，第二多晶硅层图案61包括第一沟道611以及位于第一沟道611两侧的第一电极612，第一电极612通过搭接孔5与第一多晶硅层图案31搭接。
105.上述驱动电路中，与现有技术相比，能够使得上层低温多晶硅层原本无法正常晶化和掺杂的区域具有导电性，彻底解决了上下两层低温多晶硅层的导电问题，能够使得第一多晶硅层图案31与第二多晶硅层图案61有效搭接，并且，实现方法简单，效果良好。
106.本发明还提供一种显示模组，包括上述技术方案中提供的驱动电路。
107.显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
技术特征：1.一种驱动电路的制作方法，其特征在于，包括：在基板上形成第一多晶硅层图案；在所述第一多晶硅层图案上形成具有搭接孔的绝缘层，所述第一多晶硅层图案在所述搭接孔处露出；采用沉积非晶硅的同时进行重掺杂工艺，在所述绝缘层上形成具有导电性的第一预制非晶硅层，所述第一预制非晶硅层通过所述搭接孔与所述第一多晶硅层图案层搭接；将所述第一预制非晶硅层转化为第一预制多晶硅层，所述第一预制多晶硅层具有第一沟道预制区以及位于所述第一沟道预制区两侧的第一导电区，所述第一导电区在所述绝缘层上的正投影覆盖所述搭接孔；对所述第一沟道预制区进行半导体化，并形成第二多晶硅层图案，所述第二多晶硅层图案包括由所述第一沟道预制区半导体化后形成的第一沟道以及由所述第一导电区形成的第一电极。2.如权利要求1所述的驱动电路的制作方法，其特征在于，所述对所述第一沟道预制区进行半导体化，包括：在所述第一预制多晶硅层上形成光刻胶层；去除所述光刻胶层位于所述第一沟道预制区上的部分，露出所述第一沟道预制区；采用反向掺杂工艺对所述第一沟道预制区进行半导体化；去除所述光刻胶层。3.根据权利要求2所述的驱动电路的制作方法，其特征在于，所述去除所述光刻胶层位于所述第一沟道预制区上的部分，包括：采用第一掩膜板对所述光刻胶层进行曝光显影，形成光刻胶完全保留区、光刻胶半保留区和光刻胶完全去除区，所述光刻胶完全保留区在所述第一预制多晶硅层上的正投影与所述第一导电区重叠，所述光刻胶半保留区在所述第一预制多晶硅层上的正投影覆盖与所述第一沟道预制区重叠；采用刻蚀工艺去除所述第一预制多晶硅层位于所述光刻胶完全去除区的部分，以形成所述第二多晶硅层图案的预制图形；对剩余的所述光刻胶层进行灰化处理，以完全去除所述第一沟道预制区上的光刻胶层。4.如权利要求2所述的驱动电路的制作方法，其特征在于，所述去除所述光刻胶层位于所述第一沟道预制区上的部分，包括：采用第二掩膜板对所述光刻胶层进行曝光显影，形成光刻胶完全保留区和光刻胶完全去除区，所述光刻胶完全去除区在第一预制多晶硅层上的正投影与所述第一沟道预制区重叠。5.如权利要求4所述的驱动电路的制作方法，其特征在于，在对所述第一沟道预制区进行半导体化之后，形成第二多晶硅层图案。6.如权利要求5所述的驱动电路的制作方法，其特征在于，所述形成第二多晶硅层图案之后，还包括：在所述第二多晶硅层图案远离所述基板的一侧形成第一栅绝缘层；在所述第一栅绝缘层远离所述基板的一侧形成第一栅极金属层；
采用第三掩膜板对所述第一栅极金属层进行图案化处理，形成第一栅极层图案。7.如权利要求6所述的驱动电路的制作方法，其特征在于，所述第二掩膜板与所述第三掩膜板为同一掩膜板。8.如权利要求1-7任一项所述的驱动电路的制作方法，其特征在于，所述在所述基板的一侧形成第一多晶硅层图案，包括：在所述基板的一侧形成第二预制非晶硅层；将所述第二预制非晶硅层转化为第二预制多晶硅层，所述第二预制多晶硅层包括第二沟道预制区以及位于所述第二沟道预制区两侧的第二导电区；对所述第二导电区进行重掺杂工艺，以使所述第二导电区导电，所述第二导电区重掺杂的类型与所述第一导电区重掺杂的类型相同；对所述第二预制多晶硅层图案化形成所述第一多晶硅层图案，所述第一多晶硅层图案包括由所述第二沟道预制区形成的第二沟道以及由所述第二导电区重掺杂后形成的第二电极。9.如权利要求8所述的驱动电路的制作方法，其特征在于，所述第二导电区掺杂的离子和所述第一导电区掺杂的离子同为b+离子或者p-离子。10.如权利要求9所述的驱动电路的制作方法，其特征在于，所述第二导电区的重掺杂的浓度与所述第一导电区重掺杂的浓度相同。11.如权利要求1-10任一项所述的驱动电路的制作方法，其特征在于，所述将所述第一预制非晶硅层转化为第一预制多晶硅层，包括：对所述第一预制非晶硅层进行高温脱氢处理；对高温脱氢后的所述第一预制非晶硅层进行准分子激光退火处理，形成第一预制多晶硅层。12.一种驱动电路，其特征在于，由如权利要求1-11任一项所述的制作方法制作而成，所述驱动电路包括：基板；位于所述基板上的第一多晶硅层图案；位于所述第一多晶硅层图案远离所述基板一侧的绝缘层，所述绝缘层具有搭接孔；位于所述绝缘层远离所述基板一侧的第二多晶硅层图案，所述第二多晶硅层图案包括第一沟道以及位于所述第一沟道两侧的第一电极，所述第一电极通过所述搭接孔与所述第一多晶硅层图案搭接。13.一种显示模组，其特征在于，包括如权利要求12所述的驱动电路。
技术总结本发明公开了一种驱动电路的制作方法、驱动电路及显示模组，该驱动电路的制作方法包括：在基板上形成第一多晶硅层图案；在第一多晶硅层图案上形成具有搭接孔的绝缘层，第一多晶硅层图案在搭接孔处露出；采用沉积非晶硅的同时进行重掺杂工艺，在绝缘层上形成具有导电性的第一预制非晶硅层，第一预制非晶硅层通过搭接孔与第一多晶硅层图案层搭接；将第一预制非晶硅层转化为第一预制多晶硅层，第一预制多晶硅层具有第一沟道预制区以及位于第一沟道预制区两侧的第一导电区，第一导电区在绝缘层上的正投影覆盖搭接孔；对第一沟道预制区进行半导体化，并形成第二多晶硅层图案。该制作方法能够使得第一多晶硅层图案与第二多晶硅层图案有效搭接。图案有效搭接。图案有效搭接。
技术研发人员：杜建华 赵梦 王超璐 黄睿 许程 周丹丹 周琳 顾仁权 郭玉珍
受保护的技术使用者：京东方科技集团股份有限公司
技术研发日：2022.06.22
技术公布日：2022/11/1
